公开(公告)号：CN1976078A

公开(公告)日：2007-06-06

申请号：CN200610162993.8

申请日：2006-11-30

Applicant: 株式会社东芝

Inventor： 山本和重 ,  清水达雄 ,  羽根田茂

IPC: H01L33/00 ,  H01S5/30

CPC classification number: H01L33/26 ,  B82Y20/00 ,  H01S5/22 ,  H01S5/3224 ,  H01S5/3412

Abstract: 一种发光器件包括：有源层，包括具有四面体结构的母体半导体的原子A、替换晶格位置中所述原子A的异质原子D和插入到与所述异质原子D最邻近的间隙位置中的异质原子Z，所述异质原子D的价电子数与所述原子A的价电子数相差+1或－1，并且通过与所述异质原子D的电荷补偿，所述异质原子Z具有满壳层结构的电子组态；以及n电极和p电极，适于向所述有源层提供电流。

公开(公告)号：CN110416205B

公开(公告)日：2024-01-02

申请号：CN201910675969.1

申请日：2016-03-03

Applicant: 株式会社东芝

Inventor： 高尾和人 ,  饭岛良介 ,  清水达雄 ,  大桥辉之

IPC: H01L27/02 ,  H01L27/04

Abstract: 本发明提供半导体装置、逆变电路、驱动装置、车辆以及升降机。实施方式的半导体装置具备多个电路单元，该电路单元具有：基板；基板的第1侧的第1电极；在基板的第1侧与第1电极并列的第2电极；基板的第2侧的第3电极；以及第1开关元件和第2开关元件，在第1电极以及第2电极与第3电极之间的基板上并列，串联地电连接在第1电极与第2电极之间，在第1开关元件和第2开关元件之间电连接有第3电极，在邻接的两个电路单元中，一方的第1侧与另一方的第1侧邻接，一方的第2侧与另一方的第2侧邻接。

公开(公告)号：CN113345961A

公开(公告)日：2021-09-03

申请号：CN202010950518.7

申请日：2020-09-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  雁木比吕 ,  小林勇介 ,  蔵口雅彦 ,  高尾和人 ,  饭岛良介 ,  清水达雄 ,  西脇达也

IPC: H01L29/78 ,  H01L29/47 ,  H01L29/423

Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。

公开(公告)号：CN108735811B

公开(公告)日：2021-02-12

申请号：CN201810177242.6

申请日：2018-03-05

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  斋藤尚史 ,  大野浩志 ,  米原健矢

IPC: H01L29/778 ,  H01L29/51

Abstract: 本发明的实施方式涉及半导体装置、电源电路以及计算机。提供阈值电压的变动得到抑制的可靠性高的半导体装置。实施方式的半导体装置具备：氮化物半导体层、栅电极、位于氮化物半导体层上的第1电极、位于氮化物半导体层上且在与第1电极之间有栅电极的第2电极以及位于氮化物半导体层与栅电极之间且具有包含Al和B中的至少任一个元素、Ga及Si的第1氧化物区域的栅极绝缘层，在将第1氧化物区域的氮化物半导体层侧的端部设为第1端部、第1氧化物区域的栅电极侧的端部设为第2端部、第1端部与第2端部间的距离设为d1、从第1端部向第2端部的方向分开d1/10的位置设为第1位置时，第1位置中的镓的原子浓度是至少任一个元素的原子浓度的80％以上120％以下。

公开(公告)号：CN108417633A

公开(公告)日：2018-08-17

申请号：CN201710766839.X

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 清水达雄

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/04

CPC classification number: H01L29/408 ,  B60L11/1803 ,  B60L15/007 ,  B61C3/00 ,  B61C17/00 ,  B66B11/043 ,  H01L21/046 ,  H01L21/049 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802 ,  H02M7/537 ,  H02P27/06

Abstract: 本发明涉及半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机。提供一种半导体装置，该半导体装置能够降低碳化硅层与氧化硅层之间的界面能级密度，提高性能。实施方式的半导体装置具备：碳化硅层；以及氧化硅层，位于碳化硅层之上，包含磷(P)、砷(As)、锑(Sb)以及铋(Bi)的群中的至少一种元素，上述至少一种元素的至少一部分通过单键结合而与3个氧结合并通过双键结合而与1个氧结合。

公开(公告)号：CN104425616B

公开(公告)日：2017-11-07

申请号：CN201410427850.X

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 饭岛良介 ,  高尾和人 ,  太田千春 ,  清水达雄 ,  四户孝

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41

CPC classification number: H01L29/1608 ,  H01L21/049 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7802

Abstract: 根据一个实施例，半导体器件包括第一半导体区、第二半导体区、第三半导体区、第一电极、第一绝缘部和第二绝缘部。该第一半导体区包括碳化硅，它是第一导电类型，并且包括第一部分和第二部分。该第二半导体区包括碳化硅，它是第二导电类型，并设于所述第二部分上。所述第三半导体区包括碳化硅，它是第一导电类型，并被设置在所述第二半导体区上。所述第一电极设置在所述第一部分和所述第三半导体区上。所述第一绝缘部设置在第三半导体区上，并与所述第一电极并列。该第二绝缘部设置在所述第一电极与所述第一部分之间以及所述第一电极和所述第一绝缘部之间。

公开(公告)号：CN104465730B

公开(公告)日：2017-10-10

申请号：CN201410412444.6

申请日：2014-08-20

Applicant: 株式会社东芝

Inventor： 清水达雄

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L29/518 ,  H01L21/02142 ,  H01L21/02145 ,  H01L21/02156 ,  H01L21/02161 ,  H01L21/045 ,  H01L21/049 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/32105 ,  H01L29/1608 ,  H01L29/511 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/78684

Abstract: 实施方式的半导体装置具备SiC层、设置在上述SiC层的表面上的栅绝缘膜和设置在栅绝缘膜上的栅电极，所述栅绝缘膜含有与上述SiC层的表面接触的氧化膜或氧氮化膜，所述氧化膜或氧氮化膜含有选自B(硼)、Al(铝)、Ga(镓)、In(铟)、Sc(钪)、Y(钇)、La(镧)、Mg(镁)、Ca(钙)、Sr(锶)、Ba(钡)中的至少1种元素，栅绝缘膜中的上述元素的峰位于栅绝缘膜的SiC侧，上述元素的峰位于氧化膜或氧氮化膜中，并且在峰的与所述SiC层相反的一侧具有元素的浓度为1×1016cm‑3以下的区域。

公开(公告)号：CN105981176A

公开(公告)日：2016-09-28

申请号：CN201480057180.5

申请日：2014-09-16

Applicant: 株式会社东芝 ,  独立行政法人产业技术综合研究所 ,  富士电机株式会社

Inventor： 有吉惠子 ,  清水达雄 ,  四户孝 ,  先崎纯寿 ,  原田信介 ,  小岛贵仁

IPC: H01L29/78 ,  H01L21/318 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/0214 ,  H01L21/0223 ,  H01L21/02247 ,  H01L21/02255 ,  H01L21/02326 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/02529 ,  H01L21/049 ,  H01L29/045 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

公开(公告)号：CN104064587A

公开(公告)日：2014-09-24

申请号：CN201410076912.7

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  西尾让司 ,  太田千春 ,  四户孝

IPC: H01L29/201 ,  H01L29/78

CPC classification number: H01L29/1608 ,  C30B29/36 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0847 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827

Abstract: 本发明的半导体装置具备含有p型杂质和n型杂质的n型SiC的杂质区。并且，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成上述组合的上述元素A的浓度与上述元素D的浓度之比大于0.40且小于0.95，构成上述组合的上述元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。

公开(公告)号：CN104064586A

公开(公告)日：2014-09-24

申请号：CN201410076369.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/16 ,  H01L29/167 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/046 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×1018cm-3以上且1×1022cm-3以下。