公开(公告)号：CN108321198B

公开(公告)日：2021-06-08

申请号：CN201710766840.2

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  斋藤尚史 ,  大野浩志

IPC: H01L29/778 ,  H01L29/40 ,  H01L21/335

Abstract: 本发明涉及半导体装置、电源电路、计算机和半导体装置的制造方法，提供能够抑制电流崩塌的半导体装置。实施方式的半导体装置具备：第一氮化物半导体层，包含Ga；第二氮化物半导体层，设置于第一氮化物半导体层上，带隙比第一氮化物半导体层大，包含Ga；第一电极及第二电极，设置于第一氮化物半导体层上且与第一氮化物半导体层电连接；栅电极，设置于第一电极与第二电极之间；导电层，设置于第二氮化物半导体层上，与第二电极之间的第一距离小于第二电极与栅电极之间的第二距离，与第一电极或者栅电极电连接；第一氧化铝层，设置于栅电极与第二电极之间，设置于第二氮化物半导体层与导电层之间；氧化硅层；以及第二氧化铝层。

公开(公告)号：CN104425487B

公开(公告)日：2017-05-31

申请号：CN201410427680.5

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 斋藤尚史

IPC: H01L27/04

CPC classification number: H01L29/2003 ,  H01L27/0605 ,  H01L29/402 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7786

Abstract: 根据一个实施例，一种半导体器件包括氮化物半导体层、被设置在所述层上的第一电极、被设置在所述层上的第二电极、被设置在所述层上的绝缘膜、被设置在所述膜上的第一控制电极、以及被设置在所述膜上的导体。所述第一控制电极包括第一边和第二边。所述第一边被设置在所述第二边与所述第一电极之间。所述导体包括第一部分和位于所述第一部分与所述第一电极之间的第三边。在第一区域处的电场强度基本等于在第二区域处的电场强度。所述第一区域当被投影到垂直于堆叠方向的平面上时，与所述第一边重叠。所述第二区域当被投影到所述平面上时，与所述第三边重叠。

公开(公告)号：CN106531807A

公开(公告)日：2017-03-22

申请号：CN201610772518.6

申请日：2016-08-30

Applicant: 株式会社东芝

Inventor： 斋藤尚史 ,  蔵口雅彦 ,  清水达雄 ,  中野慎太郎

IPC: H01L29/78 ,  H01L29/06

Abstract: 提供阈值变动得到抑制的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；源极电极，设置在第1氮化物半导体层上；漏极电极，设置在第1氮化物半导体层上；栅极电极，设置在源极电极与漏极电极之间；第1膜，设置在第1氮化物半导体层上的源极电极与栅极电极之间以及栅极电极与漏极电极之间，该第1膜的氢扩散系数比硅氧化膜的氢扩散系数低；以及第2膜，设置在第1膜上。

公开(公告)号：CN104934476A

公开(公告)日：2015-09-23

申请号：CN201510108951.5

申请日：2015-03-12

Applicant: 株式会社东芝

Inventor： 蔵口雅彦 ,  斋藤尚史

IPC: H01L29/78

CPC classification number: H01L29/2003 ,  H01L29/0619 ,  H01L29/402 ,  H01L29/404 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786 ,  H01L29/78

Abstract: 实施方式的半导体装置具备：第1GaN类半导体层；第2GaN类半导体层，设在第1GaN类半导体层上，带隙比第1GaN类半导体层大；源极电极，设在第2GaN类半导体层上；漏极电极，设在第2GaN类半导体层上；栅极电极，在与第1GaN类半导体层之间夹着栅极绝缘膜而设在源极电极与漏极电极之间，与第1GaN类半导体层之间的第2GaN类半导体层的膜厚小于源极电极与第1GaN类半导体层之间的第2GaN类半导体层的膜厚；p型的第3GaN类半导体层，在与栅极电极之间夹着栅极绝缘膜而设在栅极电极的漏极电极侧的端部与第2GaN类半导体层之间。

公开(公告)号：CN108735811B

公开(公告)日：2021-02-12

申请号：CN201810177242.6

申请日：2018-03-05

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  斋藤尚史 ,  大野浩志 ,  米原健矢

IPC: H01L29/778 ,  H01L29/51

Abstract: 本发明的实施方式涉及半导体装置、电源电路以及计算机。提供阈值电压的变动得到抑制的可靠性高的半导体装置。实施方式的半导体装置具备：氮化物半导体层、栅电极、位于氮化物半导体层上的第1电极、位于氮化物半导体层上且在与第1电极之间有栅电极的第2电极以及位于氮化物半导体层与栅电极之间且具有包含Al和B中的至少任一个元素、Ga及Si的第1氧化物区域的栅极绝缘层，在将第1氧化物区域的氮化物半导体层侧的端部设为第1端部、第1氧化物区域的栅电极侧的端部设为第2端部、第1端部与第2端部间的距离设为d1、从第1端部向第2端部的方向分开d1/10的位置设为第1位置时，第1位置中的镓的原子浓度是至少任一个元素的原子浓度的80％以上120％以下。

公开(公告)号：CN104465742B

公开(公告)日：2017-05-31

申请号：CN201410376732.0

申请日：2014-08-01

Applicant: 株式会社东芝

Inventor： 斋藤尚史 ,  蔵口雅彦 ,  杉山仁

IPC: H01L29/778 ,  H01L29/205

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/4236 ,  H01L29/7783

Abstract: 实施方式的半导体装置具备第1GaN类半导体的第1半导体层、带隙比第1GaN类半导体小的第2GaN类半导体的第2半导体层、带隙比第2GaN类半导体大的第3GaN类半导体的第3半导体层、带隙比第3GaN类半导体小的第4GaN类半导体的第4半导体层、带隙比第4GaN类半导体大的第5GaN类半导体的第5半导体层、一端位于第5半导体层且另一端位于第3半导体层的沟槽、设置在沟槽内壁上的栅极绝缘膜、设置在栅极绝缘膜上的栅极电极、设置在第5半导体层上的源极电极、以及在第5半导体层上相对于源极电极设置在栅极电极的相反侧的漏极电极。

公开(公告)号：CN104425487A

公开(公告)日：2015-03-18

申请号：CN201410427680.5

申请日：2014-08-27

Applicant: 株式会社东芝

Inventor： 斋藤尚史

IPC: H01L27/04

CPC classification number: H01L29/2003 ,  H01L27/0605 ,  H01L29/402 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7786

Abstract: 根据一个实施例，一种半导体器件包括氮化物半导体层、被设置在所述层上的第一电极、被设置在所述层上的第二电极、被设置在所述层上的绝缘膜、被设置在所述膜上的第一控制电极、以及被设置在所述膜上的导体。所述第一控制电极包括第一边和第二边。所述第一边被设置在所述第二边与所述第一电极之间。所述导体包括第一部分和位于所述第一部分与所述第一电极之间的第三边。在第一区域处的电场强度基本等于在第二区域处的电场强度。所述第一区域当被投影到垂直于堆叠方向的平面上时，与所述第一边重叠。所述第二区域当被投影到所述平面上时，与所述第三边重叠。

公开(公告)号：CN104934476B

公开(公告)日：2018-03-16

申请号：CN201510108951.5

申请日：2015-03-12

Applicant: 株式会社东芝

Inventor： 蔵口雅彦 ,  斋藤尚史

IPC: H01L29/78

CPC classification number: H01L29/2003 ,  H01L29/0619 ,  H01L29/402 ,  H01L29/404 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

Abstract: 实施方式的半导体装置具备：第1GaN类半导体层；第2GaN类半导体层，设在第1GaN类半导体层上，带隙比第1GaN类半导体层大；源极电极，设在第2GaN类半导体层上；漏极电极，设在第2GaN类半导体层上；栅极电极，在与第1GaN类半导体层之间夹着栅极绝缘膜而设在源极电极与漏极电极之间，与第1GaN类半导体层之间的第2GaN类半导体层的膜厚小于源极电极与第1GaN类半导体层之间的第2GaN类半导体层的膜厚；p型的第3GaN类半导体层，在与栅极电极之间夹着栅极绝缘膜而设在栅极电极的漏极电极侧的端部与第2GaN类半导体层之间。

公开(公告)号：CN104465742A

公开(公告)日：2015-03-25

申请号：CN201410376732.0

申请日：2014-08-01

Applicant: 株式会社东芝

Inventor： 斋藤尚史 ,  蔵口雅彦 ,  杉山仁

IPC: H01L29/778 ,  H01L29/205

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/4236 ,  H01L29/7783

Abstract: 实施方式的半导体装置具备第1GaN类半导体的第1半导体层、带隙比第1GaN类半导体小的第2GaN类半导体的第2半导体层、带隙比第2GaN类半导体大的第3GaN类半导体的第3半导体层、带隙比第3GaN类半导体小的第4GaN类半导体的第4半导体层、带隙比第4GaN类半导体大的第5GaN类半导体的第5半导体层、一端位于第5半导体层且另一端位于第3半导体层的沟槽、设置在沟槽内壁上的栅极绝缘膜、设置在栅极绝缘膜上的栅极电极、设置在第5半导体层上的源极电极、以及在第5半导体层上相对于源极电极设置在栅极电极的相反侧的漏极电极。

公开(公告)号：CN106531807B

公开(公告)日：2020-06-26

申请号：CN201610772518.6

申请日：2016-08-30

Applicant: 株式会社东芝

Inventor： 斋藤尚史 ,  蔵口雅彦 ,  清水达雄 ,  中野慎太郎

IPC: H01L29/78 ,  H01L29/06

Abstract: 提供阈值变动得到抑制的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；源极电极，设置在第1氮化物半导体层上；漏极电极，设置在第1氮化物半导体层上；栅极电极，设置在源极电极与漏极电极之间；第1膜，设置在第1氮化物半导体层上的源极电极与栅极电极之间以及栅极电极与漏极电极之间，该第1膜的氢扩散系数比硅氧化膜的氢扩散系数低；以及第2膜，设置在第1膜上。