-
公开(公告)号：CN1180473C
公开(公告)日：2004-12-15
申请号：CN02121825.0
申请日：2002-06-06
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/16 , H01L2224/16225 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及一种封装集成电路(Packaging Integrated Circuit)的结构及形成方法，特别是一种高密度封装集成电路的结构及形成方法，本发明为在高密度封装集成电路中采用具有焊接沾附性的金属作为第一焊接垫的材质，并在作为电路的金属层上形成一高可靠度屏蔽层，以避免封装集成电路发生缺陷，并可增加封装集成电路内的电路积集度(density)与简化制程、增加产品良率及提高集成电路封装的可靠度。
-
公开(公告)号：CN1180461C
公开(公告)日：2004-12-15
申请号：CN02147141.X
申请日：2002-10-23
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/48464 , H01L2924/00014
Abstract: 本发明涉及一种复合高密度内联线构装基板(Hybrid High DensityInterconnect Substrate)与其形成方法，此复合多层内联线基板由将一载台基板(Carrier Substrate)与一形成于一操作基板(Handle Substrate)上的多层内联线结构(Multi-level Interconnect Structure)结合而形成，此多层内联线结构利用集成电路的沉积、微影与蚀刻制程形成。
-
公开(公告)号：CN1479372A
公开(公告)日：2004-03-03
申请号：CN03142340.X
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种线路基板，其主要是采用导电墙及导电柱一体成型的作法，即一次制作完成三到四层导电层之间的电连接媒介，故在相同的布线密度下，此线路基板可以增加线路基板的导电墙及导电柱之间的对位裕度，或在相同的布线面积之下，此线路基板更可提高较高的布线密度。此外，此线路基板的工艺更可减少线路基板的工艺的步骤数目，进而减少线路基板的制作成本及工艺周期。
-
公开(公告)号：CN1447639A
公开(公告)日：2003-10-08
申请号：CN03110189.5
申请日：2003-04-15
Applicant: 威盛电子股份有限公司
Abstract: 本发明涉及一种制作增层式多层电路板的方法，包含提供一多层板，至少包含一导电通孔与一导电层于其表面上，形成一光阻层于导电层上，其具有包含至少一线路与至少一盲孔垫的图案，形成一导电材料，例如印刷焊锡于导电层上，再以回焊方式处理导电材料，使得导电材料位于盲孔垫的位置，以作为电性导通之用，利用导电材料的自行对准特性，直接形成导通盲孔，简化了一般增层多层板的制程，之后，以光阻层与盲孔的导电材料为蚀刻阻障，进行导电层的线路图案蚀刻，再接着去除光阻层、形成一绝缘层，以及于此绝缘层上形成图案化的外层线路。
-
公开(公告)号：CN1395461A
公开(公告)日：2003-02-05
申请号：CN02126130.X
申请日：2002-07-17
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2224/32245 , H01L2224/73267 , H01L2224/92244 , H01L2924/19105
Abstract: 一种嵌埋有IC芯片与无源元件的整合式模块板，包括有一包含有多个大开口以及小开口的基板，其中该小开口内设置有一无源元件。一第一粘性胶膜将该基板的底部粘接至一散热基板上，以构成一整合式模块板。一IC芯片的底部藉由一第二粘性胶膜而粘贴于该整合式模块板的大开口内。一介电填充层覆盖该整合式模块板的整个表面，且填满该整合式模块板的表面上的所有空隙。
-
Patent Agency Ranking
公开(公告)号：CN1392607A
公开(公告)日：2003-01-22
申请号：CN02123300.4
申请日：2002-06-17
Applicant: 威盛电子股份有限公司
IPC: H01L23/48 , H01L23/52 , H01L21/28 , H01L21/768 , H01L21/60
CPC classification number: H01L24/03 , H01L24/05 , H01L2224/03849 , H01L2224/0401 , H01L2224/05556 , H01L2224/05557 , H01L2224/11 , H01L2224/11849 , H01L2224/13 , H01L2224/13019 , H01L2224/13082 , H01L2224/1354 , H01L2924/351 , H01L2924/00 , H01L2924/00012
Abstract: 一种凸块底缓冲金属结构，适用于配置在芯片或基板的焊垫与焊料凸块之间，其中焊料凸块的主要成分为锡铅合金，此凸块底缓冲金属结构至少具有一金属层及一缓冲金属结构，此缓冲金属结构能够减轻或减缓金属层与焊料凸块结合时产生介金属化合物的电气、机械特性的负面效应。其中，金属层配置于芯片的焊垫上，其组成成分例如为铜、铝、镍、银或金等可与锡发生化学反应的金属，而缓冲金属结构则配置于金属层及焊料凸块之间，用以减少金属层及焊料凸块之间生成介金属化合物的可能性。
-
公开(公告)号：CN1362852A
公开(公告)日：2002-08-07
申请号：CN02103422.2
申请日：2002-02-05
Applicant: 威盛电子股份有限公司
Abstract: 一种导体柱的形成方法,提供一治具,治具上配置有多个数组排列的线材引导头,接着将导体线材引导至线材引导头内,线材引导头利用电弧瞬间对导体线材进行加热,以于线材引导头下方形成多个滴状导体,接着移动治具上的线材引导头,以同时将多个导体柱形成于基材上。本发明的导体柱的形成方法可应用于印刷电路板、封装用的基材(承载器),甚至于晶圆的制作工艺中。
-
公开(公告)号：CN1359150A
公开(公告)日：2002-07-17
申请号：CN02101667.4
申请日：2002-01-15
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/45124 , H01L2224/48091 , H01L2224/73265 , H01L2224/83192 , H01L2924/00014 , H01L2924/00
Abstract: 一种球脚阵列封装基板及其制造方法,其中基板的一面具有单一图案层,用以使焊锡球连接于导线图案,一散热层结合于基板的另一面,散热层提供BGA基板的接地图案及/或电源图案,用以分散该基板图案层的接地图案和/或电源图案所需面积,其中基板的接地焊锡球和/或电源焊锡球是利用填满贯穿孔的导电胶来与该散热层相连接。其散热层不仅是散热层,同时可作为接地图案及电源图案,因此,可分散基板图案层所需要的接地图案及电源图案所需的面积,增加布局设计的弹性,散热性。
-
公开(公告)号：CN101526837A
公开(公告)日：2009-09-09
申请号：CN200910132203.5
申请日：2009-04-28
Applicant: 威盛电子股份有限公司
CPC classification number: H05K1/0219 , G06F1/18 , G06F13/409 , H05K1/0393 , H05K1/147 , H05K1/148 , H05K2201/0715 , H05K2201/09236 , H05K2201/09672
Abstract: 一种电子装置，其包括主机板、输入/输出板与可挠式印刷电路。主机板包括第一载板、中央处理单元、北桥单元、南桥单元、基本输入/输出系统、存储器模块、时脉发生器、绘图单元与至少一个电源管理。中央处理单元、北桥单元、南桥单元、基本输入/输出系统、存储器模块、时脉发生器、绘图单元与电源管理配置于第一载板上。输入/输出板包括第二载板、输入/输出模块与输入/输出连接器。输入/输出模块与输入/输出连接器配置于第二载板上。可挠式印刷电路连接第一载板与第二载板。
-
公开(公告)号：CN1929132A
公开(公告)日：2007-03-14
申请号：CN200610141122.8
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/48091 , H01L2224/73204 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一基频模块、一射频模块、至少一电性连接元件、一第一通讯组件与一第二通讯组件。其中基频模块经由这些电性连接元件而电性连接至射频模块，而第一通讯组件设置于基频模块上，且第二通讯组件设置于射频模块上。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.026 seconds)
