-
公开(公告)号：CN100573759C
公开(公告)日：2009-12-23
申请号：CN03103442.X
申请日：2003-01-30
Applicant: 威盛电子股份有限公司
Abstract: 本发明公开了一种叠层电容器的工艺与结构，先提供一衬底层，并利用高速物理金属沉积方式以形成多层电极层，并利用介电材料涂覆的方式以形成多层介电层，而电极层与介电层相互交替堆叠，以构成一叠层电容器的结构。此外，电极层的两侧形成一对端部电极，此对端部电极分别与电极层电连接，而端部电极所暴露出的表面形成一表面金属层，可预防端部电极的表面受到氧化。如此，电极层与介电层之间的接合性可改善，而介电层的厚度均匀比率可维持在±10%之间，且相邻二电极层的相对偏移量可小于100微米，以达到所需的叠层电容器的标准电容值。
-
公开(公告)号：CN100568501C
公开(公告)日：2009-12-09
申请号：CN200610141121.3
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一第一基板、一基频元件、一射频模块以及至少一第一电性连接元件。其中射频模块包括：一射频元件以及一整合型无源元件，其中整合型无源元件整合多个有源元件和多个无源元件于一第二基板。其中基频元件电性连接至第一基板上，而射频模块经由这些第一电性连接元件而电性连接至第一基板。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
公开(公告)号：CN100437955C
公开(公告)日：2008-11-26
申请号：CN03122540.3
申请日：2003-04-17
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/11 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/14 , H01L2924/351 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种凸块及胶料层制造方法，其适用于在一晶片上制作至少一焊料凸块及图案化的一胶料层，其制造方法是先形成图案化的一胶料层于晶片的有源表面，并暴露晶片的芯片垫于胶料层的开口中，接着全面性形成一凸块底金属层于晶片的有源表面，而凸块底金属层覆盖胶料层的表面、开口的内壁面及芯片垫的表面。接着利用机械研磨的方式，移除位于胶料层的表面的凸块底金属层，而保留位于开口的内壁面及芯片垫的表面的凸块底金属层。接着利用印刷或浸渍的方式填入一焊料于开口之内，并回焊焊料，以将焊料形成一焊料凸块于芯片垫之上。
-
公开(公告)号：CN100390983C
公开(公告)日：2008-05-28
申请号：CN200610073806.9
申请日：2006-03-30
Applicant: 威盛电子股份有限公司
IPC: H01L23/488
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15184 , H01L2924/15311 , H01L2924/00
Abstract: 一种芯片封装体，其包括一芯片、一封装基板与多个凸块。芯片具有多个芯片接垫，这些芯片接垫配置于芯片的一表面上。封装基板具有多个第一基板接垫、多个第二基板接垫与一表面接合层，这些第一基板接垫与这些第二基板接垫配置于封装基板的一表面上，表面接合层配置于这些第一基板接垫与这些第二基板接垫上且覆盖各个第二基板接垫的部分区域及各个第一基板接垫。这些凸块分别配置于这些芯片接垫与表面接合层之间，芯片与封装基板是藉由这些凸块而互相电连接，各个第一基板接垫通过表面接合层与这些凸块中的一个电连接，且各个第二基板接垫通过表面接合层与这些凸块中的至少两个电连接。
-
公开(公告)号：CN1310297C
公开(公告)日：2007-04-11
申请号：CN200410059807.9
申请日：2004-06-22
Applicant: 威盛电子股份有限公司
Abstract: 一种封装基板及其制作方法，包括在一线路基板的上下表面上制作相互连接的导线图案。随后，在导线图案的裸露表面上制作阻焊层，以限定此封装基板上下表面的连接点位置。然后，在基板下表面的阻焊层的开口内填入焊料层，以完成对基板下表面的连接点的封装。接下来，在基板的下表面上制作导电籽晶层，再于导电籽晶层的下表面上制作保护膜。随后，再以所需要的电镀金属进行电镀步骤，以便在封装基板上表面的连接点上制作金属垫。
-
Patent Agency Ranking
公开(公告)号：CN1889241A
公开(公告)日：2007-01-03
申请号：CN200610109025.0
申请日：2006-07-25
Applicant: 威盛电子股份有限公司
IPC: H01L21/603 , H01L23/498
CPC classification number: H01L2224/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/14 , H01L2924/15311 , H01L2924/00 , H01L2924/00012
Abstract: 一种封装基板工艺，其包括下列步骤。首先，提供一封装基板，封装基板具有多个基板接垫与一介电层，各个基板接垫配置于介电层上。接着，以加热加压的方式将各个基板接垫局部嵌入介电层内，使得各个基板接垫的未嵌入介电层的一表面是位于同一平面上。因此，这些基板接垫与介电层的接合性佳。本发明还提供一种芯片封装体。
-
公开(公告)号：CN1851912A
公开(公告)日：2006-10-25
申请号：CN200610073806.9
申请日：2006-03-30
Applicant: 威盛电子股份有限公司
IPC: H01L23/488
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15184 , H01L2924/15311 , H01L2924/00
Abstract: 一种芯片封装体，其包括一芯片、一封装基板与多个凸块。芯片具有多个芯片接垫，这些芯片接垫配置于芯片的一表面上。封装基板具有多个第一基板接垫、多个第二基板接垫与一表面接合层，这些第一基板接垫与这些第二基板接垫配置于封装基板的一表面上，表面接合层配置于这些第一基板接垫与这些第二基板接垫上且覆盖各个第二基板接垫的部分区域。这些凸块分别配置于这些芯片接垫与表面接合层之间，芯片与封装基板是藉由这些凸块而互相电连接，各个第一基板接垫与这些凸块之一电连接，且各个第二基板接垫与这些凸块的至少二电连接。
-
公开(公告)号：CN1264393C
公开(公告)日：2006-07-12
申请号：CN03124880.2
申请日：2003-09-29
Applicant: 威盛电子股份有限公司
Abstract: 一种选择性电镀法，适用于一线路基板。首先，在线路基板的顶面及底面形成图案化的二掩模层，且二掩模层分别暴露出线路基板顶面的第一接合垫及线路基板底面的第二接合垫及其周围的局部的电镀种子层。接着，通过线路基板底面的电镀种子层及其内部线路，以电镀的方式分别在第一接合垫及第二接合垫的表面形成金属层。之后，移除二掩模层。然后，在线路基板顶面形成一保护层，并在移除线路基板的底面暴露出电镀种子层之后，移除保护层。最后，分别在线路基板的顶面及底面形成图案化防焊层。
-
公开(公告)号：CN1201645C
公开(公告)日：2005-05-11
申请号：CN02140388.0
申请日：2002-07-02
Applicant: 威盛电子股份有限公司
Abstract: 本发明公开了一种积层基材，由多个介电层以及多个线路层交互堆栈构成。其中，介电层中具有多个导通孔，而线路层通过介电层中的导通孔而彼此电性连接，本实施例的积层基材结构的特征在于介电层之间的线路层图案为与传统的孔环垫设计不同，而采取黏着力较佳的高信赖度的嵌入式结构设计无导通孔环垫。本发明还公开了一种积层基材的制造方法，系先进行具有图案化线路的介电层以及具有导通孔的介电层的制作，当具有图案化线路的介电层以及具有导通孔的介电层制作完成之后，再将其同步进行对位并压合以完成积层基材的制作。
-
公开(公告)号：CN1560911A
公开(公告)日：2005-01-05
申请号：CN200410005942.5
申请日：2004-02-23
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/15174 , H01L2924/15311 , H01L2924/00
Abstract: 一种电路载板的制造方法，该方法适用于制作如封装载板或印刷电路板之类的电路载板。首先提供由导电材料制成的支撑基板，其划分为第一结构层及相互重迭的第二结构层；对第一结构层构图，以形成具有多个以阵列方式排列的第一导电接点的第一导电图形；在第二结构层及第一导电图形之间所围成的空间形成绝缘图形；在绝缘图形及第一导电图形上形成多层内互联结构，该多层内互联结构具有高密度的内部电路的，其与所述第一导电接点相连，且内部电路具有多个位于多层内互联结构的远离第一导电图形表面的接合垫；最后移除至少局部第二结构层，形成由高密度布线图形及导电材料的接点阵列构成的不具传统镀通孔(PTH)的电路载板。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.028 seconds)
