-
公开(公告)号：CN100514840C
公开(公告)日：2009-07-15
申请号：CN200510077045.X
申请日：2005-06-15
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明是有关于一种具较佳频率稳定度及系统线性的压控振荡器系统。本发明的对称化压控振荡器系统包括一频率调谐电路，可接收一频率调谐信号；一频带调谐电路，和该频率调谐电路并连，包括至少一切换电路，可接收至少一频带调谐信号及至少一切换信号；一核心电路，连接该频率调谐电路及该频带调谐电路，可提供一第一输出与一和该第一输出互补的第二输出；其中在确认切换信号，同时调整频率调谐信号和频带调谐信号后，可使切换电路启动(调整)频带调谐电路，以配合频率调谐电路，决定预设的输出频率，该输出频率是取决于该核心电路，该频率调谐电路及该频带调谐电路的总电感及总电容。
-
公开(公告)号：CN100481443C
公开(公告)日：2009-04-22
申请号：CN200610141122.8
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/48091 , H01L2224/73204 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一基频模块、一射频模块、至少一电性连接元件、一第一通讯组件与一第二通讯组件。其中基频模块经由这些电性连接元件而电性连接至射频模块，而第一通讯组件设置于基频模块上，且第二通讯组件设置于射频模块上。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
公开(公告)号：CN1317763C
公开(公告)日：2007-05-23
申请号：CN200410044551.4
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区，该第一P+渗杂区及该第一N+渗杂区接地，该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区，该第二P+渗杂区及该第二N+渗杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区，该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。
-
公开(公告)号：CN1694348A
公开(公告)日：2005-11-09
申请号：CN200510077045.X
申请日：2005-06-15
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明是有关于一种具较佳频率稳定度及系统线性的压控振荡器系统。本发明的对称化压控振荡器系统包括一频率调谐电路，可接收一频率调谐信号；一频带调谐电路，和该频率调谐电路并连，包括至少一切换电路，可接收至少一频带调谐信号及至少一切换信号；一核心电路，连接该频率调谐电路及该频带调谐电路，可提供一第一输出与一和该第一输出互补的第二输出；其中在确认切换信号，同时调整频率调谐信号和频带调谐信号后，可使切换电路启动(调整)频带调谐电路，以配合频率调谐电路，决定预设的输出频率，该输出频率是取决于该核心电路，该频率调谐电路及该频带调谐电路的总电感及总电容。
-
公开(公告)号：CN1694347A
公开(公告)日：2005-11-09
申请号：CN200510077044.5
申请日：2005-06-15
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明是有关于一种对称化压控振荡器系统，其包括一频率调谐电路、一调变电路与该频率调谐电路并接，具有至少一切换电路的一频带调谐电路，和该频率调谐电路并连，一核心电路，连接该频率调谐电路，该调变电路，及该频带调谐电路，其中在确认切换讯号，同时调整频率调谐讯号，频率调谐偏压讯号和频带调谐讯号后，可使切换电路启动频带调谐电路，以配合频率调谐电路，决定预设的输出频率，该输出频率是取决于该核心电路，该频率调谐电路，该调变电路及该频带调谐电路的总电感及总电容。
-
Patent Agency Ranking
公开(公告)号：CN100514839C
公开(公告)日：2009-07-15
申请号：CN200510077044.5
申请日：2005-06-15
Applicant: 威盛电子股份有限公司
CPC classification number: H03L7/10 , H03B5/1212 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B2201/0266 , H03C3/0958 , H03J5/244 , H03L7/099 , H03L2207/06
Abstract: 本发明是有关于一种对称化压控振荡器系统，其包括一频率调谐电路、一调变电路与该频率调谐电路并接，具有至少一切换电路的一频带调谐电路，和该频率调谐电路并连，一核心电路，连接该频率调谐电路，该调变电路，及该频带调谐电路，其中在确认切换讯号，同时调整频率调谐讯号，频率调谐偏压讯号和频带调谐讯号后，可使切换电路启动频带调谐电路，以配合频率调谐电路，决定预设的输出频率，该输出频率是取决于该核心电路，该频率调谐电路，该调变电路及该频带调谐电路的总电感及总电容。
-
公开(公告)号：CN1571155A
公开(公告)日：2005-01-26
申请号：CN200410044551.4
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+渗杂区及一第一N+渗杂区，该第一P+渗杂区及该第一N+渗杂区接地，该第二P型阱上设置有一第二P+渗杂区及一第二N+渗杂区，该第二P+渗杂区及该第二N+渗杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+渗杂区、一第三P+渗杂区、及一第四N+渗杂区，该第三N+渗杂区、该第三P+渗杂区及第四N+渗杂区用来输出入信号。
-
公开(公告)号：CN100568501C
公开(公告)日：2009-12-09
申请号：CN200610141121.3
申请日：2006-10-11
Applicant: 威盛电子股份有限公司
IPC: H01L25/00 , H01L25/16 , H01L23/488 , H05K1/18
CPC classification number: H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00
Abstract: 本发明提供一种电子装置，其包括一第一基板、一基频元件、一射频模块以及至少一第一电性连接元件。其中射频模块包括：一射频元件以及一整合型无源元件，其中整合型无源元件整合多个有源元件和多个无源元件于一第二基板。其中基频元件电性连接至第一基板上，而射频模块经由这些第一电性连接元件而电性连接至第一基板。本发明所述的电子装置的体积较小且元件配置密度可较高。
-
公开(公告)号：CN100349291C
公开(公告)日：2007-11-14
申请号：CN200410044553.3
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+掺杂区及一第一N+掺杂区，该第一P+掺杂区及该第一N+掺杂区接地，该第二P型阱上设置有一第二P+掺杂区及一第二N+掺杂区，该第二P+掺杂区及该第二N+掺杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+掺杂区、一第三P+掺杂区、及一第四N+掺杂区，该第三N+掺杂区、该第三P+掺杂区及第四N+掺杂区用来输出入信号。
-
公开(公告)号：CN100338770C
公开(公告)日：2007-09-19
申请号：CN200410044550.X
申请日：2004-05-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种静电放电保护电路，其包含一半导体衬底、三设置于该半导体衬底上的第一、第二及第三P型阱，该第一P型阱上设置有一第一P+掺杂区及一第一N+掺杂区，该第一P+掺杂区及该第一N+掺杂区接地，该第二P型阱上设置有一第二P+掺杂区及一第二N+掺杂区，该第二P+掺杂区及该第二N+掺杂区连接于电源供应电压VDD，该第三P型阱上设置有一第三N+掺杂区、一第三P+掺杂区、及一第四N+掺杂区，该第三N+掺杂区、该第三P+掺杂区及第四N+掺杂区用来输出入信号。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.024 seconds)
