-
公开(公告)号:CN101859797B
公开(公告)日:2012-01-04
申请号:CN201010179760.5
申请日:2010-05-24
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种深沟槽功率半导体场效应晶体管。包括漏区(201)、氧化层(202)、沟道区(203)、栅电极(204)、源电极(205)、n+层(206)、分裂电极(207)、漂移区(208);所述漂移区为n型漂移区,在n型漂移区的两侧设置有n+层(206),且分裂电极(207)上方的源电极(205)和栅电极(204)在横向上交替排列。本发明通过在n型漂移区中加入n+层,分裂电极上方的源电极和栅电极在横向上交替排列,在不牺牲器件耐压的前提下,同时兼顾降低漏-源导通电阻的要求。本发明与常规MOSFET工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。
-
公开(公告)号:CN101819998B
公开(公告)日:2011-11-16
申请号:CN201010159170.6
申请日:2010-04-29
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有应变硅结构的高压低功耗SOI LDMOS晶体管。包括源区(9)、体区(8)、漏区(5)、超结结构中n柱(3)、超结结构中p柱(4)、源电极(10)、漏电极(12)、栅电极(11)、埋置介质层(6),所述超结结构中p柱(4)为与硅材料晶格不匹配的单晶材料,所述单晶材料是如Ge或SiGe使硅能够生成应变的材料,所述超结结构中n柱(3)为在超结结构中p柱(4)基础上生成的n型平行于源漏电极的横向张应变硅。本发明在不牺牲器件耐压的前提下,同时兼顾降低漏-源导通电阻的要求。本发明与常规SOI LDMOS晶体管工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。
-
公开(公告)号:CN102208456A
公开(公告)日:2011-10-05
申请号:CN201110129276.6
申请日:2011-05-18
Applicant: 哈尔滨工程大学
IPC: H01L29/872 , H01L29/06
CPC classification number: H01L29/872
Abstract: 本发明提供的是一种叠置P+-P结势垒控制肖特基二极管。包括N+衬底区(100)、N型漂移区(101)、叠置P+-P结构P+部分(102)、阳极电极(104)、阴极电极(105)、二氧化硅层(106)、肖特基接触(107)、欧姆接触(108),还包括叠置P+-P结构P部分(103),叠置P+-P结构P+窗口部分(102)在叠置P+-P结构P窗口部分(103)上面。本发明在形成区域叠置P+-P结构P+部分前,形成类似JBS网状的一层相互分离的区域叠置P+-P结构P部分,在不牺牲器件正向导通特性的前提下,提高结势垒肖特基二极管器件的反向耐压,同时降低输出电容。本发明具有很强的可实施性,更易满足功率电子系统的应用要求。
-
公开(公告)号:CN102005384A
公开(公告)日:2011-04-06
申请号:CN201010282532.0
申请日:2010-09-16
Applicant: 哈尔滨工程大学
IPC: H01L21/321
Abstract: 本发明提供的是一种铜金属化自形成阻挡层低温退火方法。铜合金膜淀积于含氧化合物介质之上得到的金属化体系,将得到的金属化体系在300-400℃的温度下退火处理,退火处理时,在金属化体系上施加10V-60V的偏压,在该偏压作用下产生由含氧化合物介质指向铜合金膜方向的电场,使铜合金膜中合金原子更容易偏析并在电场作用下向界面输运,与层间介质反应自形成扩散阻挡层。本发明在不增加工艺复杂度的情况下,有效地解决了铜金属化体系电阻率和热稳定性在退火温度方面的矛盾要求。同时,该工艺具有实施简单,与半导体器件制造工艺相兼容的特点。
-
公开(公告)号:CN101859797A
公开(公告)日:2010-10-13
申请号:CN201010179760.5
申请日:2010-05-24
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种深沟槽功率半导体场效应晶体管。包括漏区(201)、氧化层(202)、沟道区(203)、栅电极(204)、源电极(205)、n+层(206)、分裂电极(207)、漂移区(208);所述漂移区为n型漂移区,在n型漂移区的两侧设置有n+层(206),且分裂电极(207)上方的源电极(205)和栅电极(204)在横向上交替排列。本发明通过在n型漂移区中加入n+层,分裂电极上方的源电极和栅电极在横向上交替排列,在不牺牲器件耐压的前提下,同时兼顾降低漏-源导通电阻的要求。本发明与常规MOSFET工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。
-
公开(公告)号:CN101546767A
公开(公告)日:2009-09-30
申请号:CN200910071964.4
申请日:2009-05-07
Applicant: 哈尔滨工程大学
IPC: H01L27/07 , H01L29/74 , H01L29/73 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种可降低通态功耗的自关断晶闸管,其内部结构为:一个PNPN型半导体主晶闸管,高掺杂P型层(1)经金属层(1M)引出阳极,在高掺杂P型层(1)上依次为低掺杂N型基区层(2)和P型基区层(3),在P型基区层(3)上为高掺杂N型层(4)经金属层(4M)引出阴极,同时在P型基区层(3)经金属层(3M)引出门极;一个PNP型半导体晶体管,高掺杂P型层(1)经金属层(1M)引出发射极,在高掺杂P型层(1)上依次为低掺杂N型基区层(2)和P型基区层(3),在P型基区层(3)上为高掺杂P型层(5)经金属层(5M)引出集电极。PNPN型主晶闸管和PNP型晶体管部分由N-区隔离。该晶闸管结构具有较低的导通电阻,从而达到提高晶闸管的通态电流的目的。
-
公开(公告)号:CN101533854A
公开(公告)日:2009-09-16
申请号:CN200910071882.X
申请日:2009-04-23
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有渐变体连接的SOI LDMOS晶体管。包括源区(40)、体区(30)、漂移区(20)、漏区(50)、源电极(400)、漏电极(500)、栅电极(60),埋置介质层(70)具有使SOI层与衬底半导体10相连接的渐变宽度的窗口(800、810和820)。本发明所述的具有渐变体连接的SOI LDMOS晶体管,可通过优化设计埋置介质层渐变宽度的窗口宽度,使得SOI层(有源区)与衬底半导体相连接,碰撞电离产生的空穴可由衬底流出。同时,可使器件区产生的焦耳热有效地流向衬底的热沉。不仅能减小自加热效应,还可抑制浮体效应。
-
公开(公告)号:CN100508129C
公开(公告)日:2009-07-01
申请号:CN200610150978.1
申请日:2006-11-01
Applicant: 哈尔滨工程大学
IPC: H01L21/28 , H01L21/3213 , H01L21/768
Abstract: 本发明提供了一种半导体器件铜电极的图形化方法,本发明是在半导体基底上生长扩散阻挡层,并在扩散阻挡层上生长Cu膜或Cu合金膜。将所得半导体基片在保护性气氛中退火处理,然后缓慢降至室温。在铜膜上旋涂光刻胶,经光刻工序处理后,将附有图形的待蚀腐半导体基片浸入控制在一定温度范围内的腐蚀液中腐蚀。然后,将取出的半导体基片用去离子水冲洗干净,放入剥离液中去胶,然后依次经三氯乙烯和甲醇处理。采用本发明所提供的方法操作简单、成本低廉,无需特殊工艺和特殊设备、生产效率高、适用于制造半导体器件常用的金属电极特别是Cu电极或Cu合金电极,易于推广使用。
-
公开(公告)号:CN105301284A
公开(公告)日:2016-02-03
申请号:CN201510727317.X
申请日:2015-10-30
Applicant: 哈尔滨工程大学
IPC: G01P15/08 , H03K19/0175
Abstract: 本发明属于MEMS惯性器件领域,具体涉及一种低功耗数字加速度计接口电路系统。本发明包括驱动信号产生部、电荷积分器、前置补偿器、采样保持电路、三阶ΣΔ调制器和1位静电力反馈。四个部分可以不需要工作在高频下,而只需要工作于较低频率即可,可以大大降低对机械电容和寄生电容充放电功耗。三阶电学ΣΔ调制器中的运算放大器用反相器来替代,由于反相器可以在极低的静态电流下提供很宽的单位增益带宽,所以尽管105部具有很高的工作频率,但其功耗却大大降低了。
-
公开(公告)号:CN102983171B
公开(公告)日:2015-10-28
申请号:CN201210532877.6
申请日:2012-12-11
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/336 , H01L21/28
Abstract: 本发明提供的是一种垂直无结环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101,漏区111位于器件的最低端;在衬底101上外延生长漏扩展区106,沟道区107,和源区108,栅氧化层109包围整个沟道区107,在栅氧化层109上淀积多晶硅栅110。所述漏扩展区106、沟道区107、源区108和漏区111的掺杂类型与浓度相同,均为n+掺杂,掺杂浓度为1×1019~8×1019cm-3;所述多晶硅栅110为p+掺杂,掺杂浓度为5×1019cm-3。本发明提供一种有效抑制短沟道效应的作用的垂直无结环栅MOSFET结构,还提供一种可以简化工艺流程,灵活控制栅长和硅体区厚度的垂直无结环栅MOSFET的制造方法。
-
-
-
-
-
-
-
-
-