-
公开(公告)号：CN103067083B
公开(公告)日：2015-09-16
申请号：CN201210093536.3
申请日：2012-03-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03H11/44 , H01S5/0427 , H04B10/504
Abstract: 一种驱动器，具有T线圈结构，包括具有至少一个输入节点和至少一个第一输出节点的第一驱动级。第一驱动级包括与至少一个第一输出节点相邻设置的T线圈结构。T线圈结构包括电感器的第一集合，电感器的每一个都可用于提供第一电感。电感器的第二集合以并联方式与电感器的第一集合电耦合。电感器的第二集合的每一个电感器都可用于第二电感。第二驱动级与第一驱动级电耦合。
-
公开(公告)号：CN102969342B
公开(公告)日：2015-06-17
申请号：CN201210107432.3
申请日：2012-04-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/86 , H01L23/5223 , H01L27/0207 , H01L28/60 , H01L29/66181 , H01L29/94 , H01L2924/0002 , H01L2924/00
Abstract: 一种器件，包括衬底，具有至少一个有源区；绝缘层，位于衬底上方；以及电极，位于绝缘层上方的栅电极层中，该衬底、绝缘层、以及电极形成金属氧化物半导体(MOS)电容器。第一接触层设置在电极上方，该第一接触层具有延长的第一图案，该延长的第一图案在与电极平行的第一方向上延伸。接触结构与衬底接触。接触结构具有延长的第二图案，该延长的第二图案与第一图案平行地延伸。介电材料形成在第一图案和第二图案之间，从而使得第一图案和第二图案和介电材料形成侧壁电容器，该侧壁电容器与MOS电容器并联。
-
公开(公告)号：CN102195641B
公开(公告)日：2014-05-07
申请号：CN201010262790.2
申请日：2010-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/08
Abstract: 本发明是有关于一种锁相回路(Phase-locked？loop，PLL)电路，包含：一电压控制振荡器(voltage-controlled？oscillator，VCO)，其具有一电压控制振荡器输入，用以接收一控制电压和一电压控制振荡器输出；一回馈回路，其介于该电压控制振荡器输入和该电压控制振荡器输出之间；及一启动电路，其具有一启动电路输入和一启动电路输出。该启动电路输出被耦接至该电压控制振荡器输入和该启动电路输入被耦接至该电压控制振荡器输出。在该启动电路侦测到一预定次数的回馈脉冲之后结束的一启动相位期间，该启动电路在它的启动电路输出提供一电压。本发明提供的技术方案可以减少启动时间，且不需要额外的门电路。
-
公开(公告)号：CN103199857A
公开(公告)日：2013-07-10
申请号：CN201210187425.9
申请日：2012-06-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种PLL电路包括：相位频率检测器；可编程电荷泵，连接至相位频率检测器的输出端；环路滤波器，连接至电荷泵的输出端，环路滤波器提供微调电压；第一电压电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至CCO的输出端和相位频率检测器的输入端；和模拟校准电路。模拟校准电路提供用于粗调CCO的振荡频率的频率基准点的粗调电流，其中，CCO响应于粗调电流和微调电流在输出端处生成频率信号，其中，频率基准点是连续可调的。本发明还提供了一种基于电流控制振荡器(CCO)的PLL。
-
公开(公告)号：CN103137553A
公开(公告)日：2013-06-05
申请号：CN201210434513.4
申请日：2012-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/525
CPC classification number: H01L23/5256 , H01L21/823437 , H01L27/0617 , H01L27/0629 , H01L27/11206 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L2924/0002 , H01L2924/00
Abstract: 一种形成具有电熔丝的集成电路的方法包括在衬底的上方形成至少一个晶体管。形成至少一个晶体管包括在衬底的上方形成栅极电介质结构。功函金属层形成在栅极电介质结构的上方。导电层形成在功函金属层的上方。源极/漏极(S/D)区域被形成为与栅极电介质结构的每个侧壁相邻。至少一个电熔丝形成在衬底的上方。形成至少一个电熔丝包括在衬底的上方形成第一半导体层。第一硅化物层形成在第一半导体层上。
-
Patent Agency Ranking
公开(公告)号：CN103107964A
公开(公告)日：2013-05-15
申请号：CN201210135199.X
申请日：2012-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H04L25/03
CPC classification number: H04L25/03057 , H04L2025/0349 , H04L2025/03566 , H04L2025/03617 , H04L2025/03687
Abstract: 一种具有可编程抽头的判定反馈均衡器(DFE)，包括被配置为接收DFE输入信号的加法器。延迟元件连接至加法器。延迟元件串联连接。每个延迟元件都提供延迟元件的输入信号的对应延迟信号。权重发生器被配置为提供抽头权重。DFE被配置为将每个抽头权重乘以来自对应延迟元件的对应延迟信号以提供抽头输出。基于第一阈值与对应于对应抽头输出的每个脉冲响应或每个抽头权重的第一比较，每个抽头输入都选择性地被启用添加至加法器或者被禁用，其中，脉冲响应是响应于通过信道传输的脉冲信号的DFE输入信号。
-
公开(公告)号：CN103067083A
公开(公告)日：2013-04-24
申请号：CN201210093536.3
申请日：2012-03-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03H11/44 , H01S5/0427 , H04B10/504
Abstract: 一种驱动器，具有T线圈结构，包括具有至少一个输入节点和至少一个第一输出节点的第一驱动级。第一驱动级包括与至少一个第一输出节点相邻设置的T线圈结构。T线圈结构包括电感器的第一集合，电感器的每一个都可用于提供第一电感。电感器的第二集合以并联方式与电感器的第一集合电耦合。电感器的第二集合的每一个电感器都可用于第二电感。第二驱动级与第一驱动级电耦合。
-
公开(公告)号：CN101753137B
公开(公告)日：2012-12-12
申请号：CN200910205551.0
申请日：2009-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H03L7/10
CPC classification number: H03L7/10 , H03L7/0995
Abstract: 一种具有启动电路的锁相环，包括压控振荡器(VCO)，其包括具有输入电压的电压输入节点；以及启动电路。启动电路包括第一电流通路和第二电流通路。第一电流通路具有第一电流，并配置为第一电流随输入电压的降低而升高，随输入电压的升高而降低。第二电流通路具有第二电流，并配置为第二电流随输入电压的降低而降低，随输入电压的升高而升高。VCO进一步包括：第三电流通路，其将第一电流的第一比例和第二电流的第二比例组合为组合电流；和电流控制振荡器(CCO)，其包括接收组合电流的输入并输出AC信号。
-
公开(公告)号：CN101594142B
公开(公告)日：2012-09-26
申请号：CN200810176666.7
申请日：2008-11-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03L7/093 , H03L7/0995 , H03L7/10 , H03L2207/06
Abstract: 一种具有增益控制的锁相回路(PLL)及其电路、及电压控制振荡器(VCO)，该PLL具有双通道组态，其中，对应PLL输入信号及输出信号之间的相位或频率差。PLL包括动态电压增益控制(DVGC)单位以及电压至电流(V2I)单位，其中对应第一VCO控制电压DVGC建立底线参考电流以及对应第二VCO控制电压V2I提供实质上地线性电流。组合来自DVGC以及V2I的电流，并且传送到产生PLL输出频率信号的电流控制振荡器。VCO的频率增益实质上降低，因此提供具改良的调节准度的PLL。通过本发明的PLL可大量降低VCO的频率增益。
-
公开(公告)号：CN101533218B
公开(公告)日：2012-05-30
申请号：CN200810161879.2
申请日：2008-10-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/0271 , H01L21/31144
Abstract: 本发明是有关于一种微影图形成形方法，包含下列步骤：形成一第一光阻图形于一基板上，第一光阻图形包含多个开口；形成一第二光阻图形于该第一光阻图形的该等开口间，且该第二光阻图形至少包含一开口；以及移除第一光阻图形以曝露第一光阻图形所覆盖的基板的部分。本发明的微影图形成形方法可以降低生产成本及降低关键尺寸的变化影响。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.048 seconds)
