公开(公告)号：CN103107964A

公开(公告)日：2013-05-15

申请号：CN201210135199.X

申请日：2012-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黃明杰 ,  陈晶晶 ,  陈建宏 ,  钟道文 ,  林志昌 ,  隋彧文

IPC: H04L25/03

CPC classification number: H04L25/03057 ,  H04L2025/0349 ,  H04L2025/03566 ,  H04L2025/03617 ,  H04L2025/03687

Abstract: 一种具有可编程抽头的判定反馈均衡器(DFE)，包括被配置为接收DFE输入信号的加法器。延迟元件连接至加法器。延迟元件串联连接。每个延迟元件都提供延迟元件的输入信号的对应延迟信号。权重发生器被配置为提供抽头权重。DFE被配置为将每个抽头权重乘以来自对应延迟元件的对应延迟信号以提供抽头输出。基于第一阈值与对应于对应抽头输出的每个脉冲响应或每个抽头权重的第一比较，每个抽头输入都选择性地被启用添加至加法器或者被禁用，其中，脉冲响应是响应于通过信道传输的脉冲信号的DFE输入信号。

公开(公告)号：CN103107964B

公开(公告)日：2016-05-04

申请号：CN201210135199.X

申请日：2012-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黃明杰 ,  陈晶晶 ,  陈建宏 ,  钟道文 ,  林志昌 ,  隋彧文

IPC: H04L25/03

CPC classification number: H04L25/03057 ,  H04L2025/0349 ,  H04L2025/03566 ,  H04L2025/03617 ,  H04L2025/03687

Abstract: 一种具有可编程抽头的判定反馈均衡器(DFE)，包括被配置为接收DFE输入信号的加法器。延迟元件连接至加法器。延迟元件串联连接。每个延迟元件都提供延迟元件的输入信号的对应延迟信号。权重发生器被配置为提供抽头权重。DFE被配置为将每个抽头权重乘以来自对应延迟元件的对应延迟信号以提供抽头输出。基于第一阈值与对应于对应抽头输出的每个脉冲响应或每个抽头权重的第一比较，每个抽头输入都选择性地被启用添加至加法器或者被禁用，其中，脉冲响应是响应于通过信道传输的脉冲信号的DFE输入信号。