半导体存储器件
    41.
    发明公开

    公开(公告)号:CN118785704A

    公开(公告)日:2024-10-15

    申请号:CN202311518828.1

    申请日:2023-11-14

    Abstract: 由器件隔离层限定的有源区设置在衬底上。设置与有源区交叉的字线以及在字线与有源区之间的栅介电层。设置覆盖字线的上表面的封盖绝缘图案以及在字线上的位线。字线可以包括第一导电图案和在第一导电图案上的第二导电图案。第一导电图案可以包括第一金属元素。第二导电图案可以包括第一金属元素、功函数调节元素和扩散阻挡元素。扩散阻挡元素的原子半径可以小于第一金属元素的原子半径。

    半导体存储器件
    42.
    发明授权

    公开(公告)号:CN109390340B

    公开(公告)日:2024-03-15

    申请号:CN201810901544.3

    申请日:2018-08-09

    Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中,第二栅电极部分在一方向上比第一栅电极部分宽。而且,在一些实施方式中,第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

    半导体存储器件
    44.
    发明授权

    公开(公告)号:CN108155188B

    公开(公告)日:2023-04-07

    申请号:CN201711245214.5

    申请日:2017-11-30

    Abstract: 一种半导体存储器件,包括:具有有源区的衬底;延伸跨过所述有源区的字线;在所述字线之间的所述有源区上的位线,所述位线和所述有源区之间的位线节点接触部;以及在所述有源区的端部上的存储节点接触部,其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

    半导体装置
    45.
    发明授权

    公开(公告)号:CN107731907B

    公开(公告)日:2022-05-31

    申请号:CN201710605564.1

    申请日:2017-07-24

    Abstract: 提供一种半导体装置,所述半导体装置包括:有源区,位于基底上;器件隔离膜,位于基底上以限定有源区;栅极沟槽,包括位于有源区中的第一部分和位于器件隔离膜中的第二部分;栅电极,包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极;第一栅极覆盖图案,位于第一栅极上并填充栅极沟槽的第一部分;第二栅极覆盖图案,位于第二栅极上并填充栅极沟槽的第二部分,第一栅极的上表面高于第二栅极的上表面,第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

    半导体存储器件
    46.
    发明公开

    公开(公告)号:CN109390340A

    公开(公告)日:2019-02-26

    申请号:CN201810901544.3

    申请日:2018-08-09

    Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中,第二栅电极部分在一方向上比第一栅电极部分宽。而且,在一些实施方式中,第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

Patent Agency Ranking