公开(公告)号：CN118785704A

公开(公告)日：2024-10-15

申请号：CN202311518828.1

申请日：2023-11-14

Applicant: 三星电子株式会社

Inventor： 李准范 ,  孔东植 ,  权智惠 ,  金俊秀 ,  崔裁炫 ,  崔铉昇

IPC: H10B12/00

Abstract: 由器件隔离层限定的有源区设置在衬底上。设置与有源区交叉的字线以及在字线与有源区之间的栅介电层。设置覆盖字线的上表面的封盖绝缘图案以及在字线上的位线。字线可以包括第一导电图案和在第一导电图案上的第二导电图案。第一导电图案可以包括第一金属元素。第二导电图案可以包括第一金属元素、功函数调节元素和扩散阻挡元素。扩散阻挡元素的原子半径可以小于第一金属元素的原子半径。

公开(公告)号：CN118678664A

公开(公告)日：2024-09-20

申请号：CN202311628727.X

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 李准范 ,  金俊秀 ,  崔裁炫 ,  孔东植 ,  权智惠 ,  安泰玧 ,  崔铉昇

IPC: H10B12/00 ,  H10B63/00

Abstract: 提供了一种半导体存储器件。半导体器件可以包括：半导体衬底，具有限定有源区的器件隔离沟槽；器件隔离层，设置在器件隔离沟槽中；栅极沟槽，沿第一方向延伸并且与半导体衬底的有源区和器件隔离层交叉；字线，分别设置在栅极沟槽中，每个栅极沟槽可以包括第一沟槽部分和第二沟槽部分，第一沟槽部分在有源区中，第二沟槽部分在器件隔离层中，第一沟槽部分可以具有第一深度，并且第二沟槽部分可以具有大于第一深度的第二深度，器件隔离层可以包括下部和在下部上的上部，下部位于比第一沟槽部分的底表面低的水平处，并且下部可以由具有比上部的介电常数低的介电常数的介电材料形成。