公开(公告)号：CN1866523A

公开(公告)日：2006-11-22

申请号：CN200610084784.6

申请日：2006-05-17

Applicant: 三星电子株式会社

Inventor： 李盛三 ,  秦教英 ,  金允基

IPC: H01L27/04 ,  H01L21/762

CPC classification number: H01L21/76232

Abstract: 在一个实施例中，半导体器件具有由在STI沟槽内形成的隔离层所限定的有源区，该STI沟槽包括上沟槽和下沟槽，下沟槽在上沟槽之下，具有基本上弧形截面形状，使得下沟槽与上沟槽连通。由于上沟槽具有正斜率的锥形侧壁，当使用绝缘层填充上沟槽时，可以获得良好的间隙填充性能。通过在下沟槽中形成空间，在隔离层的底的介电常数小于在氧化物层的介电常数，由此改善隔离性能。隔离层包括仅在上沟槽内形成并以隔片形式覆盖上沟槽内壁的第一绝缘层。

公开(公告)号：CN107731907B

公开(公告)日：2022-05-31

申请号：CN201710605564.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC: H01L29/423 ,  H01L29/78

Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

公开(公告)号：CN107731907A

公开(公告)日：2018-02-23

申请号：CN201710605564.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC: H01L29/423 ,  H01L29/78

CPC classification number: H01L27/10823 ,  H01L27/10814 ,  H01L27/10876 ,  H01L28/90 ,  H01L29/0649 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/7831 ,  H01L29/42364

Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。

公开(公告)号：CN105575966A

公开(公告)日：2016-05-11

申请号：CN201510713319.3

申请日：2015-10-28

Applicant: 三星电子株式会社

Inventor： 李盛三

IPC: H01L27/108 ,  H01L23/525 ,  H01L21/8242

CPC classification number: H01L27/10814 ,  H01L27/10817 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10885 ,  H01L29/0847 ,  H01L29/45 ,  H01L29/458 ,  H01L29/517 ,  H01L27/10829 ,  H01L23/525 ,  H01L27/10861 ,  H01L27/10873

Abstract: 本发明提供了存储器件和集成电路器件。该集成电路器件可包括有源区、有源区中的栅电极以及与有源区中的栅电极的一侧相邻的源极/漏极区。源极/漏极区可包括经掺杂的半导体材料。该器件还可包括位于有源区上的层间绝缘层，并且该层间绝缘层可包括暴露出源极/漏极区的上表面的凹进。该器件还可包括导电插塞，其位于凹进中且包括第一金属；以及绝缘层，其位于凹进中且包括第二金属。绝缘层可以位于源极/漏极区的上表面与导电插塞的下表面之间，并且可与经掺杂的半导体材料接触。

公开(公告)号：CN116419565A

公开(公告)日：2023-07-11

申请号：CN202310024066.3

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 罗载元 ,  李盛三 ,  林兑旭 ,  姜秉河 ,  金刚泫

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：基底，包括第一有源区域和第二有源区域；位线结构，在基底上沿一个方向延伸，位线结构电连接到第一有源区域；存储节点接触件，在位线结构的侧壁上，存储节点接触件电连接到第二有源区域；间隔件结构，在位线结构和存储节点接触件之间；接合垫，在存储节点接触件上，接合垫与间隔件结构的侧壁接触；以及电容器结构，电连接到接合垫，其中，间隔件结构包括顺序地堆叠在位线结构的侧壁上的第一间隔件、第二间隔件、第三间隔件和第四间隔件，第二间隔件是空气间隔件，并且第三间隔件的厚度小于第一间隔件的厚度。

公开(公告)号：CN107104075A

公开(公告)日：2017-08-29

申请号：CN201710099074.9

申请日：2017-02-23

Applicant: 三星电子株式会社

Inventor： 李盛三 ,  金俊秀 ,  安孝信 ,  山田悟 ,  全柱炫 ,  郑文泳 ,  郑天炯 ,  赵珉熙 ,  蔡教锡 ,  崔恩爱

IPC: H01L21/762 ,  H01L29/772

CPC classification number: H01L29/7827 ,  H01L28/00 ,  H01L29/045 ,  H01L29/4236 ,  H01L21/76224 ,  H01L23/13 ,  H01L29/772

Abstract: 一种半导体器件包括：包含沟槽的半导体基板，该半导体基板具有晶体结构；以及覆盖沟槽的内侧壁的绝缘层，其中沟槽的内侧壁具有在晶体结构的{320}晶面族中包含的至少一个面或者关于{320}晶面族具有2度以内的角度的至少一个面。