公开(公告)号：CN118785704A

公开(公告)日：2024-10-15

申请号：CN202311518828.1

申请日：2023-11-14

Applicant: 三星电子株式会社

Inventor： 李准范 ,  孔东植 ,  权智惠 ,  金俊秀 ,  崔裁炫 ,  崔铉昇

IPC: H10B12/00

Abstract: 由器件隔离层限定的有源区设置在衬底上。设置与有源区交叉的字线以及在字线与有源区之间的栅介电层。设置覆盖字线的上表面的封盖绝缘图案以及在字线上的位线。字线可以包括第一导电图案和在第一导电图案上的第二导电图案。第一导电图案可以包括第一金属元素。第二导电图案可以包括第一金属元素、功函数调节元素和扩散阻挡元素。扩散阻挡元素的原子半径可以小于第一金属元素的原子半径。

公开(公告)号：CN118678664A

公开(公告)日：2024-09-20

申请号：CN202311628727.X

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 李准范 ,  金俊秀 ,  崔裁炫 ,  孔东植 ,  权智惠 ,  安泰玧 ,  崔铉昇

IPC: H10B12/00 ,  H10B63/00

Abstract: 提供了一种半导体存储器件。半导体器件可以包括：半导体衬底，具有限定有源区的器件隔离沟槽；器件隔离层，设置在器件隔离沟槽中；栅极沟槽，沿第一方向延伸并且与半导体衬底的有源区和器件隔离层交叉；字线，分别设置在栅极沟槽中，每个栅极沟槽可以包括第一沟槽部分和第二沟槽部分，第一沟槽部分在有源区中，第二沟槽部分在器件隔离层中，第一沟槽部分可以具有第一深度，并且第二沟槽部分可以具有大于第一深度的第二深度，器件隔离层可以包括下部和在下部上的上部，下部位于比第一沟槽部分的底表面低的水平处，并且下部可以由具有比上部的介电常数低的介电常数的介电材料形成。

公开(公告)号：CN118472031A

公开(公告)日：2024-08-09

申请号：CN202410061328.8

申请日：2024-01-16

Applicant: 三星电子株式会社

Inventor： 金俊秀 ,  孔东植 ,  权智惠 ,  李准范 ,  张成豪

IPC: H01L29/78 ,  H01L29/10 ,  H10B12/00

Abstract: 半导体装置包括：从衬底突出的第一有源图案；栅极结构，其包括横向堆叠在第一有源图案的第一侧壁上的栅极绝缘层和栅极图案，栅极图案面向第一有源图案的第一侧壁并沿平行于衬底的上表面的第一方向延伸；以及第一导电层图案，其接触栅极绝缘层并从栅极结构的侧壁突出。第一导电层图案可以设置为面向第一有源图案在第一方向上的第二侧壁和第三侧壁，并且第一导电层图案可以与第一有源图案间隔开。

公开(公告)号：CN118431192A

公开(公告)日：2024-08-02

申请号：CN202410078972.6

申请日：2024-01-19

Applicant: 三星电子株式会社

Inventor： 李进成 ,  权智惠 ,  金志勋 ,  蔡教锡

IPC: H01L23/528 ,  H01L23/522 ,  H10B12/00

Abstract: 一种半导体器件包括具有有源区的衬底。栅极结构设置在衬底中，并在第一水平方向上延伸以横穿有源区。位线结构横穿栅极结构并在与第一水平方向相交的第二水平方向上延伸。栅栏结构设置在位线结构之间。栅栏结构在第二水平方向上彼此间隔开。接触插塞设置在位线结构之间和栅栏结构之间。接触插塞包括在第二水平方向上彼此间隔开的第一侧表面和第二侧表面以及在第一水平方向上彼此间隔开的第三侧表面和第四侧表面。第一侧表面的掺杂浓度高于第三侧表面的掺杂浓度。

公开(公告)号：CN116230745A

公开(公告)日：2023-06-06

申请号：CN202211531863.2

申请日：2022-12-01

Applicant: 三星电子株式会社

Inventor： 黄泛佣 ,  权智惠 ,  金志永

IPC: H01L29/10 ,  H01L29/423 ,  H01L27/092

Abstract: 本公开提供了半导体器件。一种半导体器件包括在下基板上的掩埋绝缘层图案。第一半导体图案和第二半导体图案设置在掩埋绝缘层图案上。下导电图案形成在第一半导体图案和第二半导体图案之间的第一凹槽的下部中，并且下导电图案可以接触第一半导体图案的下部侧壁和第二半导体图案的下部侧壁。形成在下导电图案上的公共栅极结构填充第一凹槽的剩余部分。第一半导体图案可以包括从第一半导体图案的上表面朝向下基板依次堆叠的第一杂质区、第一沟道区和第二杂质区。第二半导体图案包括第三杂质区、第二沟道区和第四杂质区。