公开(公告)号：CN110310993B

公开(公告)日：2023-09-26

申请号：CN201910216931.8

申请日：2019-03-21

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  李浩 ,  金灿景 ,  金会承 ,  闵在泓 ,  朴相郁 ,  宋宇彬 ,  李相遇

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/24 ,  H10B69/00

Abstract: 提供了半导体装置及其形成方法。所述半导体装置可以包括半导体基底以及位于半导体基底中的有源区域，其中，有源区域可以包括具有氧的可变原子浓度的氧化物半导体材料。第一源/漏区可以位于有源区域中，其中，第一源/漏区可以具有氧化物半导体材料中的氧的第一原子浓度。第二源/漏区可以位于与第一源/漏区分隔开的有源区域中，沟道区域可以位于第一源/漏区与第二源/漏区之间，其中，沟道区域可以具有氧化物半导体材料中的氧的第二原子浓度，氧的第二原子浓度低于氧的第一原子浓度。栅电极可以位于沟道区域上并且可以在第一源/漏区与第二源/漏区之间延伸。

公开(公告)号：CN116744672A

公开(公告)日：2023-09-12

申请号：CN202211569365.7

申请日：2022-12-07

Applicant: 三星电子株式会社

Inventor： 李镕珍 ,  金容锡 ,  柳民泰 ,  柳熙济 ,  柳成原 ,  李元锡 ,  赵珉熙

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：衬底；导线，在衬底上方沿第一水平方向延伸；在导线上方的隔离绝缘层，包括在与第一水平方向相交的第二水平方向上延伸并从隔离绝缘层的上表面延伸到下表面的沟道槽；沟道结构，设置在导线上方；栅电极，在沟道槽中沿第二水平方向延伸；电容器结构，在隔离绝缘层上方，以及接触结构，介于沟道结构与电容器结构之间，其中，沟道结构包括：非晶氧化物半导体层，设置在导线上方并在沟道槽中；以及上晶体氧化物半导体层，介于非晶氧化物半导体层与接触结构之间。

公开(公告)号：CN108695327B

公开(公告)日：2023-09-12

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H10B12/00

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

公开(公告)号：CN116632070A

公开(公告)日：2023-08-22

申请号：CN202211716004.0

申请日：2022-12-29

Applicant: 三星电子株式会社

Inventor： 李在弼 ,  赵珉熙

IPC: H01L29/786 ,  H01L29/423 ,  H10B12/00

Abstract: 提供了一种晶体管结构和使用该晶体管结构的半导体器件。所述晶体管结构包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，并且所述栅极结构的至少下部延伸穿过所述第二隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟IGZO并且至少部分地接触所述第一隔离图案和所述第二隔离图案；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。

公开(公告)号：CN115377104A

公开(公告)日：2022-11-22

申请号：CN202210132015.8

申请日：2022-02-14

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金熙中 ,  赵珉熙

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：堆叠结构，包括竖直堆叠在基底上的多个层，所述多个层中的每个包括字线、沟道层和电连接到沟道层的数据存储元件；以及位线，在堆叠结构的一侧上竖直延伸，其中，字线包括在第一方向上延伸的第一导线以及在第二方向上从第一导线突出的栅电极，第二方向与第一方向交叉，其中，沟道层在栅电极上，其中，位线包括电连接到沟道层的连接部。

公开(公告)号：CN115206370A

公开(公告)日：2022-10-18

申请号：CN202210354837.0

申请日：2022-04-06

Applicant: 三星电子株式会社

Inventor： 李玟洙 ,  柳民泰 ,  李元锡 ,  赵珉熙

IPC: G11C11/4063 ,  G11C8/14 ,  G11C8/12 ,  G11C8/08

Abstract: 公开了一种存储器设备，包括：基于来自外部设备的行地址来生成字线(WL)控制信号的行解码器；包括连接到字线的存储器单元的第一子阵列；基于与奇数编号的字线相对应的奇数编号的WL控制信号来向字线中奇数编号的字线提供选择电压或非选择电压的第一子字线驱动器(SWD)；以及基于与偶数编号的字线相对应的偶数编号的WL控制信号来向字线中偶数编号的字线提供选择电压或非选择电压的第二SWD。第一SWD响应于偶数编号的WL控制信号来向偶数编号的字线的非选择字线施加非选择电压，并且第二SWD响应于奇数编号的WL控制信号来向奇数编号的字线的非选择字线施加非选择电压。

公开(公告)号：CN114664830A

公开(公告)日：2022-06-24

申请号：CN202111445439.1

申请日：2021-11-30

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金一权 ,  金熙中 ,  赵珉熙 ,  弘载昊

IPC: H01L27/108

Abstract: 提供了性能和可靠性改善的半导体存储器件。所述半导体存储器件包括：导电线，所述导电线在衬底上在第一方向上延伸；层间绝缘膜，所述层间绝缘膜包括在与所述第一方向相交的第二方向上延伸的单元沟槽，并且位于所述衬底上；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在所述第一方向上彼此间隔开并且均在所述第二方向上延伸，并且位于所述单元沟槽内部；沟道层，所述沟道层位于所述单元沟槽内部并电连接到所述导电线，并且位于所述第一栅电极和所述第二栅电极上；以及栅极绝缘层，所述栅极绝缘层介于所述第一栅电极和所述沟道层之间以及所述第二栅电极和所述沟道层之间。

公开(公告)号：CN112992904A

公开(公告)日：2021-06-18

申请号：CN202011460967.X

申请日：2020-12-11

Applicant: 三星电子株式会社

Inventor： 李玟洙 ,  李基硕 ,  宋珉宇 ,  吴贤实 ,  赵珉熙

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种三维半导体器件，包括：第一沟道图案，其位于衬底上并与衬底间隔开，第一沟道图案具有第一端和第二端以及在第一端与第二端之间连接的第一侧壁和第二侧壁，第一端和第二端在与衬底的顶表面平行的第一方向上彼此间隔开，第一侧壁和第二侧壁在与衬底的顶表面平行的第二方向上彼此间隔开，第二方向与第一方向相交；位线，其与第一沟道图案的第一端接触，位线在与衬底的顶表面垂直的第三方向上延伸；以及第一栅电极，其与第一沟道图案的第一侧壁相邻。

公开(公告)号：CN112038343B

公开(公告)日：2025-01-21

申请号：CN202010465073.3

申请日：2020-05-27

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  宋宇彬 ,  朴玄睦 ,  李相吉

IPC: H10B53/00 ,  H10B53/10 ,  H10B53/30 ,  H10B53/40

Abstract: 公开了一种存储器器件，该存储器器件包括：衬底，包括第一区域和第二区域，第一区域具有第一字线和第一位线，第二区域具有第二字线和第二位线；第一存储单元阵列，包括第一区域中的第一存储单元，第一存储单元阵列具有易失性，并且每个第一存储单元包括具有与第一字线中的对应第一字线相邻的第一沟道区的单元开关以及连接到单元开关的电容器；以及第二存储单元阵列，包括第二区域中的第二存储单元，第二存储单元阵列具有非易失性，并且每个第二存储单元包括与第二字线中的对应第二字线相邻的第二沟道区、以及第二字线的对应第二字线与第二沟道区之间的铁电层。

公开(公告)号：CN111430462B

公开(公告)日：2024-12-17

申请号：CN202010000962.2

申请日：2020-01-02

Applicant: 三星电子株式会社

Inventor： 宋宇彬 ,  金会承 ,  M·坎托罗 ,  李相遇 ,  赵珉熙 ,  黄汎佣

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10 ,  H01L21/34

Abstract: 提供了一种半导体装置。所述半导体装置包括：沟道层，位于基底上，沟道层包括导电氧化物；栅极结构，位于沟道层上，栅极结构包括栅电极和位于栅电极的两个侧壁上的栅极间隔件；以及源区和漏区，在距沟道层的顶表面具有第一高度的凹进区域中位于栅极结构的两侧上。源区和漏区被构造为向沟道层的位于栅极结构下方的部分施加拉应力。