-
公开(公告)号：CN116471835A
公开(公告)日：2023-07-21
申请号：CN202310023515.2
申请日：2023-01-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：半导体衬底；有源区，在半导体衬底上，并且包括第一半导体材料；隔离层，在半导体衬底和有源区的侧表面上；第一栅极结构，在与有源区交叉的第一栅极沟槽中；第二栅极结构，在隔离层中的第二栅极沟槽中，第二栅极结构平行于第一栅极结构，并与有源区相邻；半导体层，覆盖有源区的侧表面的至少一部分，半导体层包括与第一半导体材料不同的第二半导体材料，并且半导体层的至少一部分在有源区和第二栅极结构之间；以及源/漏区，在有源区中，位于第一栅极沟槽的相对侧。
-
公开(公告)号：CN116110455A
公开(公告)日：2023-05-12
申请号：CN202211396461.6
申请日：2022-11-09
Applicant: 三星电子株式会社
IPC: G11C11/4097
Abstract: 易失性存储器装置可以包括：第一读出放大器；第二读出放大器，其在第一方向上与第一读出放大器间隔开；第一垫，其设置在第一读出放大器与第二读出放大器之间，并且包括连接到第一读出放大器的第一位线和连接到第二读出放大器的第二位线；第三读出放大器，其在第二方向上与第二读出放大器间隔开；第四读出放大器，其在第一方向上与第三读出放大器间隔开；以及第二垫，其设置在第三读出放大器与第四读出放大器之间，并且包括连接到第一读出放大器的第一互补位线。
-
公开(公告)号：CN116110446A
公开(公告)日：2023-05-12
申请号：CN202211401717.8
申请日：2022-11-09
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器，例如易失性存储器件，能够具有减小的面积。易失性存储器件包括：第一读出放大器；第二读出放大器，与第一读出放大器间隔开；第一标准存储阵列片，设置在第一读出放大器与第二读出放大器之间，并包括与第一读出放大器连接的第一位线和与第二读出放大器连接的第二位线；以及第一参考存储阵列片，在第一标准存储阵列片上设置在第一读出放大器与第二读出放大器之间，并包括与第一读出放大器连接的第一互补位线和与第二读出放大器连接的第二互补位线。
-
公开(公告)号：CN110060969B
公开(公告)日：2021-07-27
申请号：CN201910049167.X
申请日：2019-01-18
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/488 , H01L21/60
Abstract: 一种半导体器件包括：半导体衬底，具有芯片区域和边缘区域；多个连接结构，提供在边缘区域的下绝缘层中并在第一方向上以第一间隔布置；覆盖连接结构的上绝缘层；以及多个再分配焊盘，设置在上绝缘层上并分别连接到连接结构。每个再分配焊盘包括提供在芯片区域上的焊盘部分。当在平面图中观看时，再分配焊盘的焊盘部分在与第一方向相交的第二方向上与连接结构间隔开第一距离。
-
公开(公告)号：CN117438409A
公开(公告)日：2024-01-23
申请号：CN202310715013.6
申请日：2023-06-15
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H10B12/00
Abstract: 提供了一种半导体装置。所述半导体装置可以包括基底、包括布置在基底上的电路元件的元件层、在元件层上的布线层和在布线层上的再分布层。再分布层可以包括再分布绝缘层和在再分布绝缘层上的再分布导电层。再分布导电层可以包括：连接垫；以及第一电感器结构和第二电感器结构，分别包括具有平面线圈形状的第一电感器再分布线和第二电感器再分布线。分别包括在第一电感器结构和第二电感器结构中的第一电感器再分布线和第二电感器再分布线可以具有不同厚度。
-
Patent Agency Ranking
公开(公告)号：CN116137169A
公开(公告)日：2023-05-19
申请号：CN202211436176.2
申请日：2022-11-16
Applicant: 三星电子株式会社
Abstract: 一种存储器装置包括：存储器单元阵列，其具有连接至字线和位线的存储器单元；以及时钟缓冲器，其接收用于对存储器单元中的至少一个执行读操作或写操作的时钟信号。时钟缓冲器包括多个串联的时钟中继器，所述多个时钟中继器包括具有不同的不平衡的驱动能力的至少一对时钟中继器。
-
公开(公告)号：CN117995241A
公开(公告)日：2024-05-07
申请号：CN202311118278.4
申请日：2023-08-31
Applicant: 三星电子株式会社
IPC: G11C11/4097 , G11C7/06
Abstract: 提供存储器核心电路和存储器装置。所述存储器核心电路包括：存储器单元阵列，包括子单元阵列；以及核心控制电路，包括设置在每个子单元阵列下方的子外围电路。每个子外围电路包括感测放大器区域和其余电路区域，感测放大器区域包括多个位线感测放大器，其余电路区域包括其他电路。连接到第一类型位线的第一类型位线感测放大器设置在每个子外围电路的感测放大器区域中，并且第一类型位线设置在每个子外围电路的感测放大器区域上方。连接到第二类型位线的第二类型位线感测放大器设置在与子外围电路的第一子外围电路在列方向上邻近的邻近子外围电路的感测放大器区域中，并且第二类型位线设置在每个子外围电路的其余电路区域上方。
-
公开(公告)号：CN117337034A
公开(公告)日：2024-01-02
申请号：CN202310801766.9
申请日：2023-07-03
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：下结构；下结构上的数据储存结构；以及下结构上的电感器结构，其中，数据储存结构包括：第一电极，其在垂直于下结构的上表面的竖直方向上延伸；第二电极，其设置在第一电极上；以及第一电极与第二电极之间的电介质层，并且其中，电感器结构包括位于与第一电极的水平高度实质上相同的水平高度处的电感器导电图案。
-
公开(公告)号：CN116632070A
公开(公告)日：2023-08-22
申请号：CN202211716004.0
申请日：2022-12-29
Applicant: 三星电子株式会社
IPC: H01L29/786 , H01L29/423 , H10B12/00
Abstract: 提供了一种晶体管结构和使用该晶体管结构的半导体器件。所述晶体管结构包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，并且所述栅极结构的至少下部延伸穿过所述第二隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟IGZO并且至少部分地接触所述第一隔离图案和所述第二隔离图案；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。
-
公开(公告)号：CN116110454A
公开(公告)日：2023-05-12
申请号：CN202211393789.2
申请日：2022-11-08
Applicant: 三星电子株式会社
IPC: G11C11/4097
Abstract: 具有减小的面积的易失性存储器装置可以包括：行解码器，其在第一方向上延伸；列解码器，其在第二方向上延伸；单元区域，其位于行解码器与列解码器之间，并且包括第一读出放大器和连接到第一读出放大器的第一位线；以及第一外围电路区域，其在第一方向上与单元区域间隔开，并且包括连接到第一读出放大器的第一互补位线。第一读出放大器可以被配置为使用第一互补位线执行关于连接到第一位线的第一存储器单元的读/写操作。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
