-
公开(公告)号：CN118829230A
公开(公告)日：2024-10-22
申请号：CN202311636827.7
申请日：2023-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：位线，其在第一方向上延伸；有源图案，其位于位线上，并且包括在第一方向上彼此面对的第一垂直部分和第二垂直部分以及连接第一垂直部分和第二垂直部分的水平部分；第一字线和第二字线，其位于第一垂直部分与第二垂直部分之间的水平部分上，在与第一方向交叉的第二方向上延伸；栅极绝缘图案，其位于第一字线和第二字线与有源图案之间；以及电容器，其连接到第一垂直部分和第二垂直部分中的每一者，并且包括第一电极图案、位于第一电极图案上的第二电极图案和位于第一电极图案与第二电极图案之间的铁电图案，该第一电极图案连接到第一垂直部分和第二垂直部分中的一者。
-
公开(公告)号：CN118540945A
公开(公告)日：2024-08-23
申请号：CN202410006431.2
申请日：2024-01-02
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：位线，在衬底上沿第一方向延伸；第一字线，在位线上沿第二方向延伸；第二字线，在位线上沿第二方向延伸，并且在第一方向上与第一字线间隔开；背栅电极，在第一字线和第二字线之间，并且沿第二方向延伸；第一有源图案，在位线上并且在第一字线和背栅电极之间；以及第二有源图案，在位线上并且在第二字线和背栅电极之间。
-
公开(公告)号：CN117641900A
公开(公告)日：2024-03-01
申请号：CN202311072951.5
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置包括：衬底；在第一方向上在衬底上延伸的位线；位线上的第一有源图案和第二有源图案；背栅电极，其在第一有源图案和第二有源图案之间并且在垂直于第一方向的第二方向上与位线交叉地延伸；第一字线，其在第一有源图案的一侧在第二方向上延伸；第二字线，其在第二有源图案的另一侧在第二方向上延伸；以及接触图案，其连接至第一有源图案和第二有源图案中的每一个，其中，接触图案顺序地包括外延生长层、掺杂的多晶硅层和硅化物层。
-
公开(公告)号：CN117412588A
公开(公告)日：2024-01-16
申请号：CN202310662125.X
申请日：2023-06-06
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：垂直图案，包括第一源极/漏极区、第二源极/漏极区和位于所述第一源极/漏极区与所述第二源极/漏极区之间的垂直沟道区，所述第二源极/漏极区的高度高于所述第一源极/漏极区的高度；前栅极结构，面向所述垂直图案的第一侧表面；以及背栅极结构，面向所述垂直图案的与所述第一侧表面相反的第二侧表面。所述前栅极结构包括：栅电极，位于所述垂直图案的所述第一侧表面上；以及栅极电介质层，包括设置在所述垂直图案与所述栅电极之间的部分。所述背栅极结构包括：背栅电极，位于所述垂直图案的所述第二侧表面上；以及电介质结构，包括设置在所述垂直图案与所述背栅电极之间的部分。所述电介质结构包括气隙。
-
公开(公告)号：CN118338674A
公开(公告)日：2024-07-12
申请号：CN202410038026.9
申请日：2024-01-09
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括基板，该基板包括绝缘基板。半导体层在基板上。有源图案在半导体层上。位线设置在绝缘基板中。位线沿着平行于基板的底表面的第一方向延伸。掩埋节点接触在垂直于基板的底表面的方向上穿透半导体层。字线在平行于基板的底表面并与第一方向交叉的第二方向上穿透有源图案。有源图案可以通过掩埋节点接触连接到位线。掩埋节点接触的顶表面可以高于有源图案的底表面。
-
Patent Agency Ranking
公开(公告)号：CN117015239A
公开(公告)日：2023-11-07
申请号：CN202310479130.7
申请日：2023-04-28
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器装置。该半导体存储器装置可包括在第一方向上延伸的位线、设置在位线上的第一有源图案和第二有源图案、设置在第一有源图案和第二有源图案之间并且在第二方向上延伸以与位线交叉的背栅电极、设置在第一有源图案的一侧并且在第二方向上延伸的第一字线、设置在第二有源图案的相对侧并且在第二方向上延伸的第二字线、以及分别耦接到第一有源图案和第二有源图案的接触图案。
-
公开(公告)号：CN108695327B
公开(公告)日：2023-09-12
申请号：CN201810326639.7
申请日：2018-04-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。
-
公开(公告)号：CN116249347A
公开(公告)日：2023-06-09
申请号：CN202211547941.8
申请日：2022-12-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。
-
公开(公告)号：CN118175838A
公开(公告)日：2024-06-11
申请号：CN202311644019.5
申请日：2023-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括在衬底上并在平行于衬底的底表面的第一方向上延伸的位线、在位线上的第一有源图案、在平行于衬底的底表面并与第一方向交叉的第二方向上与第一有源图案交叉的第一字线、以及在第一有源图案上的第一导电图案。第一字线包括面对第一方向的第一侧表面。第一有源图案包括在第一字线和第一导电图案之间的第一部分、在第一字线和位线之间的第二部分、以及在第一字线的第一侧表面上延伸以将第一有源图案的第一部分连接到第二部分的第三部分。
-
公开(公告)号：CN117915655A
公开(公告)日：2024-04-19
申请号：CN202311339563.9
申请日：2023-10-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：基板；在基板上的位线；字线，提供在位线上并且在平行于基板的顶表面的第一方向上间隔开；背栅电极，提供在字线当中的一对相邻的字线之间；有源图案，提供在背栅电极和所述一对相邻的字线之间；分别提供在有源图案上的接触图案；第一背栅绝缘图案，提供在位线和背栅电极之间；以及提供在背栅电极上的第二背栅绝缘图案和第三背栅绝缘图案，其中第二背栅绝缘图案包括具有第一介电常数的材料并且第三背栅绝缘图案包括具有大于第一介电常数的第二介电常数的材料。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.022 seconds)
