公开(公告)号：CN108400130B

公开(公告)日：2022-07-12

申请号：CN201810127428.0

申请日：2018-02-07

Applicant: 三星电子株式会社

Inventor： 郑基旭 ,  金桐吾 ,  朴硕汉 ,  尹灿植 ,  李基硕 ,  李昊仁 ,  张燽娟 ,  朴济民 ,  洪镇宇

IPC: H01L23/535

Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。

公开(公告)号：CN114628391A

公开(公告)日：2022-06-14

申请号：CN202111262682.X

申请日：2021-10-28

Applicant: 三星电子株式会社

Inventor： 韩正勋 ,  朴济民

IPC: H01L27/108

Abstract: 一种半导体存储器件包括衬底、位于衬底上并且分别包括多个第一下电极和多个第二下电极的第一下电极组和第二下电极组以及位于每个第一下电极的侧壁上并且连接每个第一下电极的第一支撑图案和位于每个第二下电极的侧壁上并且连接每个第二下电极的第二支撑图案。第一下电极包括布置在由第一边缘下电极限定的六边形形状内的第一中心下电极。第二下电极包括布置在由第二边缘下电极限定的六边形形状内的第二中心下电极。第一中心下电极在不同的第一方向、第二方向和第三方向上与每个第一边缘下电极间隔开。第一支撑图案紧邻第二支撑图案。第一中心下电极在与第一方向、第二方向和第三方向不同的第四方向上与第二中心下电极间隔开。

公开(公告)号：CN110896073A

公开(公告)日：2020-03-20

申请号：CN201910644431.4

申请日：2019-07-17

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  金桐晤 ,  朴济民 ,  李基硕

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种集成电路器件包括在基层上的栅极堆叠结构以及在栅极堆叠结构的相反侧壁上且在基层上的栅极间隔物结构，栅极堆叠结构具有栅极绝缘层和在栅极绝缘层上的栅极结构，栅极绝缘层具有在基层上并具有第一相对电容率的第一电介质层，栅极间隔物结构包括位于基层上的掩埋在位于栅极间隔物结构的下部处的栅极绝缘层的凹陷孔中的掩埋电介质层，掩埋电介质层包括与第一电介质层相同的材料。

公开(公告)号：CN108987397A

公开(公告)日：2018-12-11

申请号：CN201810203802.0

申请日：2018-03-13

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李基硕 ,  金廷泫 ,  朴济民

IPC: H01L27/108

CPC classification number: H01L27/10888 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897

Abstract: 本申请提供一种半导体装置，其包括位于支承层上的第一布线图案、位于第一布线图案上的第二布线图案和多重绝缘图案。第一布线图案在第一方向上延伸，并且在第二方向上彼此间隔开。支承层包括位于第一布线图案之间在第一方向和第二方向上彼此间隔开的第一接触孔图案。第二布线图案在第二方向上延伸，并且在第一方向上彼此间隔开。所述多重绝缘图案位于支承层的未形成第一接触孔图案的上表面上，排列在垂直于第一方向和第二方向的第三方向上，并且在第一布线图案与第二布线图案之间。

公开(公告)号：CN108766969A

公开(公告)日：2018-11-06

申请号：CN201810329924.4

申请日：2018-04-13

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金大益 ,  金奉秀 ,  朴济民 ,  张世明 ,  黄有商

IPC: H01L27/11563 ,  H01L27/11568

Abstract: 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

公开(公告)号：CN108206156A

公开(公告)日：2018-06-26

申请号：CN201711372376.5

申请日：2017-12-19

Applicant: 三星电子株式会社

Inventor： 尹灿植 ,  李基硕 ,  郑基旭 ,  金桐晤 ,  李昊仁 ,  朴济民 ,  朴硕汉 ,  洪镇宇 ,  张燽娟 ,  丁贤玉 ,  徐有辰

IPC: H01L21/762 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/0649 ,  H01L21/0206 ,  H01L21/30604 ,  H01L21/76224 ,  H01L21/823878 ,  H01L27/092 ,  H01L29/4236 ,  H01L21/76232

Abstract: 可以提供一种半导体器件，其包括具有第一沟槽的衬底、在第一沟槽的内侧面上的第一绝缘衬垫、以及在第一子沟槽的内侧面上的第二绝缘衬垫，第一子沟槽由第一沟槽中的第一绝缘衬垫限定，在垂直于衬底的顶表面的方向上邻接第一子沟槽的内侧面的第二绝缘衬垫的顶部水平不同于第一沟槽外部的衬底的顶表面。

公开(公告)号：CN108155173A

公开(公告)日：2018-06-12

申请号：CN201711261582.9

申请日：2017-12-04

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  金大益 ,  尹灿植 ,  李基硕 ,  韩东珉 ,  张成豪 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L23/50 ,  H01L27/088

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L27/10814 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/11568 ,  H01L27/0886 ,  H01L23/50

Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。

公开(公告)号：CN107887364A

公开(公告)日：2018-04-06

申请号：CN201710858966.2

申请日：2017-09-21

Applicant: 三星电子株式会社

Inventor： 申树浩 ,  李周益 ,  李俊镐 ,  李基硕 ,  金光敏 ,  文一荣 ,  朴济民 ,  徐范锡 ,  尹灿植 ,  李昊仁

IPC: H01L23/544 ,  H01L21/768

CPC classification number: H01L23/544 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L21/76802

Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上，该对准键包括：第一子对准键图案，具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案；对准键沟槽，穿过第一子对准键图案的至少一部分；以及下导电图案，在对准键沟槽中。对准键沟槽包括：上沟槽，设置在覆盖介电图案中且具有第一宽度；以及下沟槽，从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。

公开(公告)号：CN103972066A

公开(公告)日：2014-08-06

申请号：CN201410032103.6

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金志永 ,  朴济民 ,  孙洛辰 ,  黄有商

IPC: H01L21/28 ,  H01L21/82 ,  H01L27/02 ,  H01L29/423

CPC classification number: H01L29/4236 ,  H01L21/26586 ,  H01L21/823437 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。

公开(公告)号：CN100468738C

公开(公告)日：2009-03-11

申请号：CN03147820.4

申请日：2003-06-25

Applicant: 三星电子株式会社

Inventor： 郑泰荣 ,  李宰求 ,  朴济民

IPC: H01L27/10 ,  H01L27/108 ,  H01L21/822

CPC classification number: H01L27/10855 ,  H01L21/76895 ,  H01L27/10814 ,  H01L28/91

Abstract: 一种半导体设备包括半导体衬底和形成于半导体衬底之上的中间绝缘层。中间绝缘层优选地包含一个接触焊盘。电容器下电极与接触焊盘电连接。电容器下电极还包括与接触焊盘相连的焊盘形状存储节点；和置于焊盘形状存储节点之上的杯状存储节点。使用这种方法，可以增加电容容量并降低非开放接触。同样可显著减少发生存储节点倾斜问题的几率。