公开(公告)号：CN112750802B

公开(公告)日：2025-01-24

申请号：CN202010872766.4

申请日：2020-08-26

Applicant: 三星电子株式会社

Inventor： 郑恩荣 ,  李周益 ,  韩正勋

IPC: H01L23/492 ,  H01L23/14 ,  H01L23/31 ,  H01L23/498

Abstract: 公开的实施例包括一种半导体芯片和一种包括该半导体芯片的半导体封装件。所述半导体芯片包括半导体基底和保护绝缘层，半导体基底具有顶表面，顶部连接垫设置在顶表面中，保护绝缘层中包括开口，保护绝缘层在半导体基底上不覆盖顶部连接垫的至少一部分。保护绝缘层可以包括：底部保护绝缘层；覆盖绝缘层，包括覆盖底部保护绝缘层的侧表面的至少一部分的侧覆盖部分和与侧覆盖部分分开设置以覆盖底部保护绝缘层的顶表面的至少一部分的顶覆盖部分。保护绝缘层还可以包括位于顶覆盖部分上的顶部保护绝缘层。

公开(公告)号：CN110838478B

公开(公告)日：2024-06-28

申请号：CN201910721140.0

申请日：2019-08-06

Applicant: 三星电子株式会社

Inventor： 韩正勋 ,  金硕焕 ,  金周东 ,  卢晙镛 ,  徐在源

IPC: H01L23/544 ,  H01L21/66

Abstract: 一种半导体器件包括：半导体衬底，所述半导体衬底包括芯片区域和围绕所述芯片区域的边缘区域；下介电层和上介电层，所述下介电层和所述上介电层位于所述半导体衬底上；再分布芯片焊盘，所述再分布芯片焊盘穿透所述芯片区域中的所述上介电层并连接到芯片焊盘；工艺监测结构，所述工艺监测结构位于所述边缘区域中；以及虚设元件，所述虚设元件位于所述边缘区域中并且具有比所述上介电层的上表面低的上表面。

公开(公告)号：CN109698133B

公开(公告)日：2024-02-06

申请号：CN201811205075.8

申请日：2018-10-16

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  尹灿植 ,  文一荣 ,  朴济民 ,  李基硕 ,  韩正勋

IPC: H01L21/48 ,  H01L23/498

Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。

公开(公告)号：CN115968196A

公开(公告)日：2023-04-14

申请号：CN202211247893.0

申请日：2022-10-12

Applicant: 三星电子株式会社

Inventor： 崔惠彬 ,  尹灿植 ,  吉奎炫 ,  白头山 ,  赵炯纪 ,  韩正勋

IPC: H10B12/00

Abstract: 可以提供一种半导体器件，该半导体器件包括在衬底上的栅极结构、第一栅极间隔物和第二栅极间隔物。栅极结构的侧壁包括凹入的下侧壁部分和相对于衬底的上表面垂直的上侧壁部分。第一栅极间隔物形成在栅极结构的侧壁的上侧壁部分上。第二栅极间隔物形成在栅极结构的侧壁的凹入的下侧壁部分和第一栅极间隔物的外侧壁上。第二栅极间隔物接触第一栅极间隔物的下表面，并包括氮化物。

公开(公告)号：CN114639676A

公开(公告)日：2022-06-17

申请号：CN202111304820.6

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  吉奎炫 ,  韩正勋 ,  白头山

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一沟槽和第二沟槽，在基底中的相应的第一区域和第二区域中；第一隔离结构，具有顺序地堆叠在第一沟槽中的第一内壁氧化物图案、第一衬里和第一填充绝缘图案；第二隔离结构，具有顺序地堆叠在第二沟槽中的第二内壁氧化物图案、第二衬里和第二填充绝缘图案；第一栅极结构，具有顺序地堆叠在第一区域上的第一高k介电图案、第一P型金属图案和第一N型金属图案；以及第二栅极结构，具有顺序地堆叠在第二区域上的第二高k介电图案和第二N型金属图案；其中，第一衬里和第二衬里分别突出到第一内壁氧化物图案和第二内壁氧化物图案以及第一填充绝缘图案和第二填充绝缘图案的上表面上方。

公开(公告)号：CN112599488A

公开(公告)日：2021-04-02

申请号：CN202010704750.2

申请日：2020-07-21

Applicant: 三星电子株式会社

Inventor： 李周益 ,  慎重垣 ,  张志熏 ,  韩正勋 ,  李俊雨

IPC: H01L23/498 ,  H01L23/48 ,  H01L21/60

Abstract: 提供了一种半导体器件,所述半导体器件包括设置在层间绝缘层中并且设置在基底上的多个中间互连件和多个中间插塞。上绝缘层设置在层间绝缘层上。第一上插塞、第一上互连件、第二上插塞和第二上互连件设置在上绝缘层中。所述多个中间互连件中的每个具有第一厚度。第一上互连件具有大于第一厚度的第二厚度。第二上互连件具有大于第一厚度的第三厚度。第三厚度是第一厚度的2倍至100倍。第二上互连件包括与第二上插塞的材料不同的材料。

公开(公告)号：CN118507486A

公开(公告)日：2024-08-16

申请号：CN202410173624.7

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 朱贞慜 ,  尹灿植 ,  吉奎炫 ,  韩正勋 ,  金元洪

IPC: H01L27/088 ,  H01L23/48 ,  H01L29/45 ,  H01L21/8234 ,  H10B12/00

Abstract: 集成电路器件包括在衬底上的栅极堆叠、在栅极堆叠的第一侧壁和第二侧壁上的间隔物、在栅极堆叠的第一侧和第二侧在衬底的上部部分中的源极/漏极区、在源极/漏极区上的覆盖半导体层、在覆盖半导体层上并围绕栅极堆叠的侧壁的层间绝缘膜、以及在穿透层间绝缘膜和覆盖半导体层的接触孔中的接触，接触具有接触覆盖半导体层和源极/漏极区的底部部分。

公开(公告)号：CN109755214B

公开(公告)日：2023-11-21

申请号：CN201810832739.7

申请日：2018-07-26

Applicant: 三星电子株式会社

Inventor： 韩正勋 ,  金成珍 ,  卢晙镛 ,  林宪俊

IPC: H01L23/498

公开(公告)号：CN114582870A

公开(公告)日：2022-06-03

申请号：CN202111374021.6

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 金桐晤 ,  吉奎炫 ,  韩正勋 ,  白头山

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：衬底，包括单元区、核心区和在单元区与核心区之间的边界区；在边界区中的边界元件隔离层，边界元件隔离层在边界元件隔离凹陷中并包括沿着边界元件隔离凹陷的轮廓延伸的第一和第二边界衬层；以及第一栅极结构，在边界元件隔离层的至少一部分和核心区上，其中第一栅极结构包括第一高介电层和第一栅极绝缘图案，以衬底的顶表面为基准参考水平面，第一栅极绝缘图案在第一高介电层之下，第一栅极绝缘图案不与第一边界衬层的顶表面重叠，以及其中第一栅极绝缘图案包括在第二边界衬层的顶表面与第一高介电层的底表面之间的第一_1栅极绝缘图案和在核心区的衬底的顶表面与第一高介电层的底表面之间的第一_2栅极绝缘图案。

公开(公告)号：CN113451281A

公开(公告)日：2021-09-28

申请号：CN202110145563.X

申请日：2021-02-02

Applicant: 三星电子株式会社

Inventor： 崔智旻 ,  韩正勋 ,  李瑌真 ,  李钟旼 ,  张志熏

IPC: H01L25/07 ,  H01L23/48 ,  H01L23/498 ,  H05K1/18

Abstract: 半导体封装件可以包括：半导体芯片，位于基板上；和底部填充层，位于半导体芯片与基板之间。所述半导体芯片可以包括：半导体基板，包括第一区域和第二区域；以及层间介电层，可以覆盖半导体基板并且可以在其中包括连接线。第一导电焊盘可以位于第一区域上，并且可以电连接到所述连接线中的一些连接线。第二导电焊盘可以位于第二区域上，并且可以与所有连接线电隔离。所述半导体芯片还可以包括钝化层，钝化层可以覆盖层间介电层并且可以包括可以分别暴露第一导电焊盘和第二导电焊盘的第一孔。在第二区域上，底部填充层可以包括可以位于第一孔中的一个第一孔中并且与第二导电焊盘中的一个第二导电焊盘接触的部分。