基于随机表征的BCH软判决信道码译码装置

    公开(公告)号:CN111416628A

    公开(公告)日:2020-07-14

    申请号:CN202010275449.4

    申请日:2020-04-09

    Abstract: 本发明涉及一种基于随机表征的BCH软判决信道码译码装置,属于信道编码领域,包括:随机测试图样生成模块用于生成随机测试图样;硬判决译码核心模块用于对随机测试图样向量进行尝试译码;误码纠正模块进行误码纠正,生成候选码字,并仅将包含循环冗余校验位的信息比特部分传递给提前跳出判决模块;提前跳出判决模块进行循环冗余校验,并将校验结果反馈回随机测试图样生成模块:若循环冗余校验不通过,则继续生成随机测试图样;若循环冗余校验通过,即表示当前分组译码成功,停止生成当前分组的随机测试图样,进入下一个分组。本发明显著提升了译码性能,有效降低了硬件实现的复杂度开销。

    一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器

    公开(公告)号:CN117914324A

    公开(公告)日:2024-04-19

    申请号:CN202311591340.1

    申请日:2023-11-27

    Abstract: 本发明请求保护一种用于delta‑sigma调制器的离散型低功耗积分器,属于集成电路领域,包括第一反馈模块、第二反馈模块、积分放大器模块、信号输入模块,所述的积分器模块包含第一运放和第二运放,其输入端,分别与信号输入和第一、第二反馈模块相连。其第一、第二运放的输出也分别连接到积分器输出。后级量化器产生的结果对所述的第一反馈模块、第二反馈模块进行控制,其时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积分器模块进行控制。delta‑sigma ADC第一级积分器最为重要,其中运放要求最高,功耗最大。利用本发明的积分器可使整个调制器的功耗极大降低。

    基于皮尔逊相关系数的时钟偏差数字校准系统及方法

    公开(公告)号:CN117749181A

    公开(公告)日:2024-03-22

    申请号:CN202311792325.3

    申请日:2023-12-25

    Abstract: 本发明请求保护一种基于皮尔逊相关系数的时钟偏差数字校准系统及方法,应用于时域交织型模数转换器之中。引入皮尔逊相关系数,通过将两个通道的数字输出码提取出来作为样本,然后计算皮尔逊相关系数中的对应变量对其进行进一步处理可以得到由于时钟偏差的存在导致相关性系数变量的差值,通过这个差值可以求得其通道间时钟偏差的大小。然后,利用电压与微分的关系,将由于时钟偏差产生的误差电压去除,以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道,对于输入信号无特定要求,一个校准周期就能将多个通道同时校准完成,控制逻辑简单,可以达到以较小的代价快速校准时钟偏差的目的。

    一种具有载流子存储层结构快速关断的分裂栅LIGBT器件

    公开(公告)号:CN117423739A

    公开(公告)日:2024-01-19

    申请号:CN202311397316.4

    申请日:2023-10-25

    Abstract: 本发明涉及一种具有载流子存储层结构快速关断的分裂栅LIGBT器件,属于半导体功率器件领域。该LIGBT器件通过增加载流子存储结构使得大量空穴在阴极侧区域积累,从而降低器件的正向导通压降并降低器件的关断损耗,同时通过在器件中增加P型埋层以优化器件的体内电场分布,有效提升了器件的耐压特性。此外,器件中的dummy‑gate与阴极侧凸形P+、P型埋层形成PMOS结构,在关断时快速抽取体内空穴,进一步减少了器件在关断过程的关断时间与关断损耗。

    一种基于反双曲正弦函数的流水线ADC变步长LMS校准系统

    公开(公告)号:CN117335798A

    公开(公告)日:2024-01-02

    申请号:CN202311172914.1

    申请日:2023-09-12

    Abstract: 本发明请求保护一种基于反双曲正弦函数的流水线ADC变步长LMS校准系统,包括待校准的高速Pipeline ADC模块,低速系统时钟模块,低速高精度Sigma‑Delta ADC,可变步长的自适应滤波器,数字降频器和减法器。在传统LMS算法的基础上,引入反双曲正弦函数arcsinh x,改进的步长因子更新方式,根据误差的平方和输入信号的平方差异来更新步长因子E(n)。据此,建立步长与输入信号以及误差的数学模型为μ(n)=ρ·arcsinh(β·E(n)),根据误差信号大小实时更新步长,在每次更新滤波器权值时,都会保存最小误差和对应的滤波器权值和输出结果。这样可以在算法运行结束后,得到最优的滤波器权值和相应的输出结果。该算法具有校准精度高,收敛速度快等优点。

    一种基于多模混合的带宽可重构的宽带高效率功率放大器

    公开(公告)号:CN116961598A

    公开(公告)日:2023-10-27

    申请号:CN202310969598.4

    申请日:2023-08-02

    Abstract: 本发明涉及一种基于多模混合的带宽可重构的宽带高效率功率放大器,属于微波电路设计领域,包括输入匹配及稳定性模块、输入偏置模块、GaN晶体管、输出可重构匹配电路模块以及输出偏置模块;总输入端与输入匹配及稳定性模块连接;所述输入匹配及稳定性模块与输入偏置模块并联接入GaN功放晶体管的栅极端;所述GaN功放晶体管输出端与可重构输出匹配电路模块串联;所述可重构输出匹配电路模块与输出偏置模块并联接到输出端;所述输出可重构匹配电路模块基于模式组合理论,对GaN功放晶体管的输出端进行谐波控制及阻抗变换,从而实现电阻电抗性连续类F‑J‑逆F三种模式的功率放大器。

    一种用于环路展开型SAR ADC的比较器复用结构

    公开(公告)号:CN116800269A

    公开(公告)日:2023-09-22

    申请号:CN202310724002.4

    申请日:2023-06-16

    Abstract: 本发明请求保护一种用于环路展开型SAR ADC的比较器复用结构,属于模拟集成电路设计技术领域。与传统的SAR架构只使用一个比较器来进行N位转换不同,环路展开架构使用N个比较器进行N位转换。这里提出了一种基于环路展开型的新结构,每一级比较器产生的比较结果触发下一级量化,最后一级比较器量化完成后,比较结果又触发第一级比较器再进行量化,同一级比较器量化两次,直到复位信号到来。每一位比较结果存储在对应的寄存器中并直接反馈到该位DAC电容阵列。通过将比较器进行复用,减少了一半比较器的数量,进一步减少了多个比较器所带来的不同失调电压造成的非线性影响,并缩减了电路面积和功耗,减少电路的非线性度。

    一种用于SAR型ADC的辅助解码DAC结构

    公开(公告)号:CN116743176A

    公开(公告)日:2023-09-12

    申请号:CN202310746093.1

    申请日:2023-06-21

    Abstract: 本发明请求保护一种用于SAR型ADC的辅助解码DAC结构,包括采样电路模块、第一级DAC电容阵列、第二级DAC电容阵列、比较器阵列模块、就绪时钟信号模块、数字逻辑控制模块、异步时钟模块以及寄存器模块。第一级DAC电容阵列通过环路展开结构先对输入模拟信号解码,具有复用结构的比较器产生比较结果寄存在寄存器中,并作用在第二级DAC电容阵列上。第二级DAC电容阵列采用桥接电容结构,其MSB段电容经第一级DAC电容阵列量化,进行电容开关切换。独立比较器开始LSB段的量化,两个DAC电容阵列生成的输出码存储在寄存器中,最终并行输出结果,完成整体转换。与传统的Pipeline‑SAR架构相比,降低了运放的设计难度,具有逻辑简单的特点。与传统环路展开SAR结构相比,具有精度高和功耗低的特点。

Patent Agency Ranking