公开(公告)号：CN110504220A

公开(公告)日：2019-11-26

申请号：CN201910791503.8

申请日：2019-08-26

Applicant: 珠海格力电器股份有限公司

Inventor： 曹俊 ,  史波 ,  肖婷 ,  马浩华 ,  廖勇波 ,  江伟 ,  曾丹

IPC: H01L21/98 ,  H01L25/065 ,  H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 本发明涉及一种功率器件封装方法及功率器件封装结构，涉及半导体技术领域，用于提高现有的封装器件的过流能力题。本发明的功率器件封装方法，通过将第一芯片远离第一框架的侧面与第二芯片远离第二框架的侧面相连，并将所述第一框架与所述第二框架相连，使第一芯片、第二芯片、第一框架和第二框架能够被一同塑封在一个壳体内形成封装结构，使单个封装结构的过流能力增加大，从而降低应用端的成本；此外，由于将第一芯片和第二芯片都塑封在壳体内，因此相比塑封单个芯片的封装结构，相当于减少了封装结构的数量，从而大大缩减应用端实际体积。

公开(公告)号：CN110176451A

公开(公告)日：2019-08-27

申请号：CN201910394758.0

申请日：2019-05-13

Applicant: 珠海格力电器股份有限公司

Inventor： 敖利波 ,  史波 ,  曹俊 ,  曾丹 ,  肖婷 ,  江伟

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/367 ,  H01L23/495 ,  H01L21/48

Abstract: 本发明提供一种功率模块及其封装方法，其功率模块包括承载板，所述承载板包括绝缘层和设置于所述绝缘层一表面的金属层；所述功率模块还包括至少一个功率芯片和至少一个驱动芯片，分别贴装在所述金属层的远离所述绝缘层的表面，并通过键合线与所述金属层电性连接。本发明通过将功率芯片、驱动芯片和引脚贴装在承载板的金属层，即通过承载板代替现有技术用的高密度引线框架和PCB板，从而大大的节约了成本，简化了封装工艺。

公开(公告)号：CN113394114B

公开(公告)日：2025-03-18

申请号：CN202010164755.0

申请日：2020-03-11

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 江伟 ,  史波 ,  曾丹 ,  敖利波 ,  肖婷 ,  曹俊 ,  马颖江

IPC: H01L21/48 ,  H01L21/56 ,  H01L23/495 ,  H10D80/30

Abstract: 本申请涉及智能功率模块技术领域，公开了一种芯片的封装方法、一种芯片及电子器件，封装方法包括：提供已切割的晶圆以制备功率半导体芯片，功率半导体芯片包括栅极、第一发射极和第二发射极；在栅极和第一发射极表面贴附高温胶膜；将功率半导体芯片安装于电子封装基板上；将电子封装基板与导线框架进行组装，实现各部件之间的电连接；在导线框架上安装驱动控制芯片，并实现电连接；去除高温胶膜；实现驱动控制芯片的驱动电极与栅极的连接、以及第一发射极与导线框架的连接；进行塑封、后固化、去胶、电镀以及切筋。本申请公开的封装方法，够防止导线框架与芯片结合过程中产生的污染栅极问题，增强了栅极焊线的可靠性。

公开(公告)号：CN113053847B

公开(公告)日：2023-06-20

申请号：CN201911363520.8

申请日：2019-12-26

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 吴佳蒙 ,  史波 ,  肖婷

IPC: H01L23/495 ,  H01L25/16

Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。

公开(公告)号：CN113035773B

公开(公告)日：2023-04-07

申请号：CN201911373510.2

申请日：2019-12-25

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 王文兵 ,  史波 ,  肖婷

IPC: H01L21/768 ,  H01L21/67 ,  H01L23/528 ,  H01L23/532

Abstract: 本发明实施例涉及一种芯片封装方法、刻蚀设备及芯片，所述方法包括：对芯片表面第一金属层进行刻蚀，以使所述第一金属层表面的粗糙度达到预设的粗糙度阈值，所述粗糙度阈值对应的范围包括：88um～108um；在完成刻蚀后的所述第一金属层表面上设置第二金属层，在对第一金属层进行刻蚀的过程中，控制第一金属层表面的粗糙度达到粗糙度阈值，该粗糙度达到粗糙度阈值时可以使第一金属层与第二金属层(第二金属层为AL层，且金属AL的流动性不强)的结合力达到最优，避免在芯片封装过程中因两金属层之间结合力欠佳造成的芯片报废，提升芯片的成品率。

公开(公告)号：CN114678418A

公开(公告)日：2022-06-28

申请号：CN202011553547.6

申请日：2020-12-24

Applicant: 珠海格力电器股份有限公司

Inventor： 郭依腾 ,  史波 ,  肖婷

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 涉及半导体器件结构技术领域，本申请公开一种功率半导体、制备方法及其应用。依次包括衬底、掺杂层及隔离层，掺杂层向衬底方向开设有多个第一沟槽，相邻两个第一沟槽之间开设有第二沟槽，所述第二沟槽由所述掺杂层顶部向所述掺杂层底部延伸，第二沟槽底部与掺杂层底部平齐，第一沟槽内包含有填充物，填充物与第一沟槽顶部平齐，第二沟槽内填充成型有第一类型杂质离子。相比现有技术，能够通过在第二沟槽中填充第一类型杂质离子有效改善沟槽结构，减小工艺制作难度，操作简单、开启电压低、能够有效提高对P‑well能力的性能的改善。

公开(公告)号：CN113644114A

公开(公告)日：2021-11-12

申请号：CN202110845637.0

申请日：2021-07-26

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 葛孝昊 ,  肖婷 ,  林苡任 ,  史波

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本申请涉及芯片制备的技术领域，本申请公开一种芯片、芯片制备方法及电子器件。其中芯片，包括衬底层、埋氧层以及N型漂移层，N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧，所述第二侧形成有第一阳极区以及第二阳极区，在第一阳极区以及第二阳极区之间形成有介电区，所述介电区包括密集分布的形成于所述N型漂移层的点缺陷。与现有技术相比，通过在介电区内形成点缺陷提高介电区内的电阻，进而抑制第一阳极区与第二阳极区之间电子的移动，进而减弱芯片的电压折回现象，提高芯片整体的稳定性。

公开(公告)号：CN113053847A

公开(公告)日：2021-06-29

申请号：CN201911363520.8

申请日：2019-12-26

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 吴佳蒙 ,  史波 ,  肖婷

IPC: H01L23/495 ,  H01L25/16

Abstract: 本公开涉及一种芯片封装结构及其制备方法。芯片封装结构包括：三维引线框架(100)，具有中空内腔(A)，所述中空内腔(A)包括多个安装平面(110)，所述多个安装平面(110)中的至少两个的外法线的方向不同；多个芯片(200)，分别安装在所述多个安装平面(110)中的至少部分安装平面(110)上；和塑封料(300)，至少部分地包封在所述三维引线框架(100)的外部；其中，所述三维引线框架(100)具有多个管脚(130)，与所述多个芯片(200)的焊盘(210)通过打线(400)进行电气连接。本公开实施例能够减小体积，增加空间利用率。

公开(公告)号：CN112838128A

公开(公告)日：2021-05-25

申请号：CN201911158451.7

申请日：2019-11-22

Applicant: 珠海格力电器股份有限公司

Inventor： 曾丹 ,  刘勇强 ,  史波 ,  肖婷

IPC: H01L29/868 ,  H01L29/06 ,  H01L29/36 ,  H01L21/329

Abstract: 本发明提供了一种快恢复二极管及其制作方法，涉及半导体技术领域。其中，快恢复二极管包括：晶圆；设置于所述晶圆上的元胞区，所述元胞区包括第一离子部和第二离子部，所述第一离子部沿预设方向间隔分布，相邻两个所述第一离子部之间设置有所述第二离子部。本申请在元胞区设置有第一离子部及第二离子部，其中，第一离子部与第二离子部可以为浓度不同的掺杂离子类型，形成第一离子部与第二离子部相间分布的主结区域，由此可兼顾第一离子部离子浓度下快恢复二极管的优势、第二离子部浓度下快恢复二极管的优势，有效改善快恢复二极管的性能。

公开(公告)号：CN112768503A

公开(公告)日：2021-05-07

申请号：CN201911002701.8

申请日：2019-10-21

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 肖婷 ,  史波 ,  敖利波 ,  曾丹 ,  刘勇强

IPC: H01L29/06 ,  H01L29/739 ,  H01L49/02

Abstract: 本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括：衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层，所述集电极层中设置有刻蚀槽；还包括热敏电阻，其设置于所述刻蚀槽内；还包括第一背面金属层，其设置于所述热敏电阻上，以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造，将热敏电阻集成在IGBT芯片背面上，与IGBT芯片的集电极层位于同一平面，然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线，连接到外部控制电路上，这样就可以测试出IGBT芯片的真实温度，更好地保护IGBT芯片和保证功率模块的工作运行。