-
公开(公告)号：CN108717471A
公开(公告)日：2018-10-30
申请号：CN201810240525.0
申请日：2018-03-22
Applicant: 杭州电子科技大学
IPC: G06F17/50
Abstract: 本发明涉及一种电压域振荡量子器件伏安特性的建模方法。根据电压域振荡量子器件的电流疏运机理，对同类器件结构伏安特性的仿真测试曲线进行类比分析,进行曲线分解；对分解后的曲线分量建立数学模型。将分量数学模型进行叠加，得到初始完整伏安特性曲线模型，采用仿真拟合模型参数；将模型结果曲线与数值仿真测试曲线对比分析，根据存在误差的规律性优化拟合参数；采用误差消减方法得到精确的伏安特性模型结果。本发明解决了电压域振荡量子器件伏安特性难以直接解析求解及仿真测试曲线难以直接解析表述的问题。所得电压域振荡量子器件伏安特性精确模型为电压域电流振荡量子阱器件的伏安特性、器件结构与制造工艺设计奠定解析理论基础。
-
公开(公告)号：CN101872771B
公开(公告)日：2011-11-16
申请号：CN201010197471.8
申请日：2010-06-08
Applicant: 杭州电子科技大学
IPC: H01L27/12
Abstract: 本发明涉及一种逆导型SOI LIGBT器件单元。常规的SOI LIGBT由于没有集成反向续流器件，不具备逆向导通功能。本发明包括半导体衬底、隐埋氧化层、缓冲区、漂移区、阱区、阱接触区、源区、栅氧化层；其中隐埋氧化层将半导体衬底和顶层器件层完全隔离，顶层器件层分为缓冲区和漂移区，内部沟槽隔离氧化层将顶层器件层隔离成主器件部分和续流二极管部分；主器件部分上设置有主器件阳极接触区、主器件阳极短路点区，续流二极管部分设置有续流二极管阴极接触区。本发明由于将反向续流二极管集成在SOI LIGBT器件单元结构之中，无需外接任何器件就具有逆向导通能力，有利于节省资源、降低能耗。
-
-
公开(公告)号：CN116611373A
公开(公告)日：2023-08-18
申请号：CN202310444920.1
申请日：2023-04-23
Applicant: 杭州电子科技大学
IPC: G06F30/33 , G06F7/523 , G06F117/12
Abstract: 本发明公开了一种三值忆阻乘法器电路，属于忆阻乘法器领域。本发明包括信号A输入模块U1、信号B输入模块U2、乘积输出模块U3、进位Carry输出模块U4。输入信号A连接所述信号A输入模块U1的信号输入端A，信号A输入模块U1的输出端与乘积输出模块U3进位Carry输出模块U4相连接。输入信号B与所述信号B输入模块U2的信号输入端B、乘积输出模块U3和进位Carry输出模块U4相连接，信号B输入模块U2的输出为连接乘积输出模块U3。本发明以文字运算和模运算为核心，大大简化了三值忆组乘法器的电路复杂性，填补了多值忆阻器功能电路的空白。
-
公开(公告)号：CN116346104A
公开(公告)日：2023-06-27
申请号：CN202310307809.8
申请日：2023-03-28
Applicant: 杭州电子科技大学
IPC: H03K17/284 , H03K19/20
Abstract: 本发明公开了一种忆阻555定时器电路。电路中有4个输入端口(IN1、IN2、RESET、CONT)，2个输出端口(Vout、DISCH)，3个直流电源供电端(Vcc、V1、V2)，1个接地端(GND)，包括2个模拟电压比较器(C1和C2)，11个忆阻器(M1、M2、M3、M4、M5，其中6个忆阻器构成3个忆阻或逻辑运算单元)，4个反相器(N1、N2、N3、N4)，4个nmos管(T1、T2、T3、T4)组成，2个pmos管(T5、T6)组成。忆阻器采用Biolek阈值型忆阻器模型，本发明利用该忆阻器优秀的双极性阈值特性和非易失性设计电路，以一个新型忆阻SR锁存器为核心，利用忆阻器的非易失性实现信号的存储。电路结构简单，功耗低，大幅减小整体电路的面积，而且减小了整体电路器件的数量。
-
Patent Agency Ranking
公开(公告)号：CN116153975A
公开(公告)日：2023-05-23
申请号：CN202310262126.5
申请日：2023-03-17
Applicant: 杭州电子科技大学
IPC: H01L29/08 , H01L29/78 , H01L21/336 , H01L29/06
Abstract: 本发明公开了一种抑制负电容鳍式晶体管输出电流损耗的方法。本发明通过改变NC‑FinFET源/漏延伸区的掺杂工艺，使用高斯轻掺杂工艺技术替代常规的均匀掺杂工艺技术，从而降低栅‑漏耦合电容，提高漏极区域内部电势，提升器件输出电流，而且可以进一步抑制NC‑FinFET的短沟道效应，提高器件性能。
-
公开(公告)号：CN113285705B
公开(公告)日：2022-05-17
申请号：CN202110456022.9
申请日：2021-04-26
Applicant: 杭州电子科技大学
IPC: H03K19/017
Abstract: 本发明公开了一种混合型CMOS‑忆阻全加器电路，包括第一阈值型忆阻器M1、第二阈值型忆阻器M2、第三阈值型忆阻器M3，第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第六NMOS晶体管NM6、第七NMOS晶体管NM7、第八NMOS晶体管NM8，第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第五PMOS晶体管PM5。该电路通过调节忆阻器阻态、CMOS管的导通和截止来实现全加运算的功能，电路结构简单，对忆阻数字逻辑电路的研究具有重大意义。
-
公开(公告)号：CN109524453B
公开(公告)日：2022-03-29
申请号：CN201811230233.5
申请日：2018-10-22
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种GaN基高压整流共振隧穿二极管。本发明包括面GaN基底、n+‑In0.07Ga0.93N集电区层、i‑In0.07Ga0.93N第一隔离层、AlGaN第一势垒层、i‑In0.14Ga0.86N量子阱层、GaN第二势垒层、i‑In0.21Ga0.89N第二隔离层、n+‑In0.21Ga0.89N发射区层、钝化层、集电区金属电极引脚与发射区金属电极引脚。该种GaN基高压共振隧穿二极管—HVRTD具有正向较高阻断电压和反向超低电阻率的伏安特性，且制造工艺与GaN基集成器件和路(包括电路、光路、磁路、气路、机械路及复合路)的微纳集成制造工艺兼容，非常适用于GaN基集成器件和路的ESD保护应用，可以在近似理想的840ns时间内承受±2000V ESD而确保GaN基集成器件和路不被损毁。
-
公开(公告)号：CN113098491A
公开(公告)日：2021-07-09
申请号：CN202110278622.0
申请日：2021-03-15
Applicant: 杭州电子科技大学
IPC: H03K19/20
Abstract: 本发明公开了一种基于阈值型忆阻器的三值逻辑电路，包括第一阈值型忆阻器MT1、第二阈值型忆阻器MT2、第三阈值型忆阻器MT3、第四阈值型忆阻器MT4、第五阈值型忆阻器MT5、第六阈值型忆阻器MT6、第一PMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、第四NMOS晶体管M4、第五PMOS晶体管M5、第六NMOS晶体管M6。该电路将阈值型忆阻器与CMOS混合在电路中实现三值“与非”、“或非”逻辑功能，电路结构更为简洁，且输出逻辑可控，为忆阻器在数字逻辑电路的设计提供了新的思路。
-
公开(公告)号：CN108198867B
公开(公告)日：2021-04-20
申请号：CN201711473088.9
申请日：2017-12-29
Applicant: 杭州电子科技大学
Abstract: 本发明涉及一种低功耗GaN/AlGaN共振隧穿二极管。本发明包括GaN基底、n+‑GaN集电区层、i‑GaN第一隔离层、i‑AlGaN第一势垒层、i‑GaN量子阱层、i‑AlGaN第二势垒层、i‑GaN或者i‑InGaN第二隔离层、n+‑GaN发射区层、AlN钝化层、集电区金属电极引脚与发射区金属电极引脚。本发明采用高质量非极性上表面的外延本征GaN基底上外延生长GaN/AlGaN纳米薄膜制备的共振隧穿二极管。具有足够明显且实用的负微分电阻伏安特性，在足够低的正偏压下具有较低的峰值电流与谷值电流，功耗较低。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.025 seconds)
