-
公开(公告)号：CN112332813B
公开(公告)日：2023-08-11
申请号：CN202011282372.X
申请日：2020-11-17
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T1、T2、T3、T4和T5，忆阻器M1，电阻R1以及2个CMOS反相器N1和N2；后级忆阻D锁存器模块包括MOS管T6、T7、T8、T9和T10，忆阻器M2电阻R2以及2个CMOS反相器N5和N6；异步忆阻置位复位模块包括忆阻器M3、M4、M5、M6、M7、M8和M9，以及2个反相器N7和N8；还有用于时钟输入的2个CMOS反相器N3和N4。电路利用了Biolek阈值型忆阻器，该模型具有阈值特性以及记忆特性，利用这种忆阻器模型使得整个电路结构简单，响应速度快。
-
公开(公告)号：CN113054986A
公开(公告)日：2021-06-29
申请号：CN202110263913.2
申请日：2021-03-11
Applicant: 杭州电子科技大学
IPC: H03K19/00
Abstract: 本发明公开了一种三端可控型忆阻器模拟电路，包括正向滞回控制模块U1，反向滞回控制模块U2，非易失控制模块U3，电压比例控制模块U4，电流转换模块U5。正向滞回控制模块，反向滞回控制模块相连，用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连，实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连，用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块，反向滞回控制模块相连，用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。
-
公开(公告)号：CN112332813A
公开(公告)日：2021-02-05
申请号：CN202011282372.X
申请日：2020-11-17
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T1、T2、T3、T4和T5，忆阻器M1，电阻R1以及2个CMOS反相器N1和N2；后级忆阻D锁存器模块包括MOS管T6、T7、T8、T9和T10，忆阻器M2电阻R2以及2个CMOS反相器N5和N6；异步忆阻置位复位模块包括忆阻器M3、M4、M5、M6、M7、M8和M9，以及2个反相器N7和N8；还有用于时钟输入的2个CMOS反相器N3和N4。电路利用了Biolek阈值型忆阻器，该模型具有阈值特性以及记忆特性，利用这种忆阻器模型使得整个电路结构简单，响应速度快。
-
公开(公告)号：CN110069857A
公开(公告)日：2019-07-30
申请号：CN201910325845.0
申请日：2019-04-23
Applicant: 杭州电子科技大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于负阻控制的忆阻器，包括第一负阻单元U1、第二负阻单元U2和推挽式结构U3。推挽式结构U3一端连接输入正弦电压，另外两端分别接第一负阻单元U1和第二负阻单元U2。第一负阻单元U1、第二负阻单元U2的另一端均接地。本发明提供一种可硬件实现、结构简单的基于负阻控制的忆阻器来模拟TiO2忆阻器的I-V特性，替代实际TiO2忆阻器进行研究与应用，为忆阻器的模型设计和硬件电路应用提供一些新思路。
-
公开(公告)号：CN112787657B
公开(公告)日：2022-05-17
申请号：CN202110029649.6
申请日：2021-01-11
Applicant: 杭州电子科技大学
IPC: H03K19/20
Abstract: 本发明公开了一种可编程忆阻器逻辑电路，包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能，电路结构简单，功能调节灵活，对基于忆阻器的数字逻辑电路的研究具有重大意义。
-
Patent Agency Ranking
公开(公告)号：CN113098491A
公开(公告)日：2021-07-09
申请号：CN202110278622.0
申请日：2021-03-15
Applicant: 杭州电子科技大学
IPC: H03K19/20
Abstract: 本发明公开了一种基于阈值型忆阻器的三值逻辑电路，包括第一阈值型忆阻器MT1、第二阈值型忆阻器MT2、第三阈值型忆阻器MT3、第四阈值型忆阻器MT4、第五阈值型忆阻器MT5、第六阈值型忆阻器MT6、第一PMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、第四NMOS晶体管M4、第五PMOS晶体管M5、第六NMOS晶体管M6。该电路将阈值型忆阻器与CMOS混合在电路中实现三值“与非”、“或非”逻辑功能，电路结构更为简洁，且输出逻辑可控，为忆阻器在数字逻辑电路的设计提供了新的思路。
-
公开(公告)号：CN110197688A
公开(公告)日：2019-09-03
申请号：CN201910325862.4
申请日：2019-04-23
Applicant: 杭州电子科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种忆阻器电路，包括输入模块，单片机模块U1，开关模块U2，电阻网络，滞回控制模块U3。其中，输入模块与单片机模块U1相连，用于配置忆阻器的阈值电压及电阻值；单片机模块U1与开关模块U2相连接，用于控制开关模块U2以实现对忆阻器的阈值电压及电阻值控制；开关模块U2分别与输入端Vin、单片机模块U1和电阻网络相连接，用于根据单片机模块U1的控制指令实现对电阻网络不同通道的选择；电阻网络的一端与开关模块U2相连接，另一端与滞回控制模块U3相连接，用于输出相应阻值的电阻；滞回控制模块U3与电阻网络、地连接，用于模拟忆阻器双向滞回特性曲线的产生。
-
公开(公告)号：CN110069857B
公开(公告)日：2023-04-18
申请号：CN201910325845.0
申请日：2019-04-23
Applicant: 杭州电子科技大学
IPC: G06F30/367
Abstract: 本发明公开了一种基于负阻控制的忆阻器，包括第一负阻单元U1、第二负阻单元U2和推挽式结构U3。推挽式结构U3一端连接输入正弦电压，另外两端分别接第一负阻单元U1和第二负阻单元U2。第一负阻单元U1、第二负阻单元U2的另一端均接地。本发明提供一种可硬件实现、结构简单的基于负阻控制的忆阻器来模拟TiO2忆阻器的I‑V特性，替代实际TiO2忆阻器进行研究与应用，为忆阻器的模型设计和硬件电路应用提供一些新思路。
-
公开(公告)号：CN113054986B
公开(公告)日：2022-08-16
申请号：CN202110263913.2
申请日：2021-03-11
Applicant: 杭州电子科技大学
IPC: H03K19/00
Abstract: 本发明公开了一种三端可控型忆阻器模拟电路，包括正向滞回控制模块U1，反向滞回控制模块U2，非易失控制模块U3，电压比例控制模块U4，电流转换模块U5。正向滞回控制模块，反向滞回控制模块相连，用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连，实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连，用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块，反向滞回控制模块相连，用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。
-
公开(公告)号：CN112787657A
公开(公告)日：2021-05-11
申请号：CN202110029649.6
申请日：2021-01-11
Applicant: 杭州电子科技大学
IPC: H03K19/177
Abstract: 本发明公开了一种可编程忆阻器逻辑电路，包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能，电路结构简单，功能调节灵活，对基于忆阻器的数字逻辑电路的研究具有重大意义。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
