公开(公告)号：CN113223965B

公开(公告)日：2023-02-24

申请号：CN202110417676.0

申请日：2021-04-19

Applicant: 杭州电子科技大学

Inventor： 吕伟锋 ,  刘波 ,  陈贤龙 ,  于天宇 ,  谢自强 ,  林弥

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法，本发明在现有的N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤。具体实施方法为：在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子，目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度，并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性，制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象，保持了nNCFET优良的性能。

公开(公告)号：CN113223965A

公开(公告)日：2021-08-06

申请号：CN202110417676.0

申请日：2021-04-19

Applicant: 杭州电子科技大学

Inventor： 吕伟锋 ,  刘波 ,  陈贤龙 ,  于天宇 ,  谢自强 ,  林弥

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法，本发明在现有的N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤。具体实施方法为：在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子，目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度，并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性，制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象，保持了nNCFET优良的性能。

公开(公告)号：CN114551242A

公开(公告)日：2022-05-27

申请号：CN202210176512.8

申请日：2022-02-25

Applicant: 杭州电子科技大学

Inventor： 吕伟锋 ,  郭梦雪 ,  赵孟杰 ,  谢自强 ,  林弥

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种抑制负电容鳍式晶体管功函数变异影响的方法。本发明通过在源/漏极与栅极之间引入两种不同介质和不同厚度的双层侧墙，形成在靠近金属栅极的一定区域内同时引入high‑k侧墙和low‑k侧墙的结构。本发明通过调节双层侧墙结构中的low‑k与high‑k侧墙的材料种类和厚度，增加有效栅极长度和栅极面积，从而有效的抑制金属栅极功函数的随机分布而导致的器件性能波动的问题，进而提高芯片的成品率和可靠性。

公开(公告)号：CN116153975A

公开(公告)日：2023-05-23

申请号：CN202310262126.5

申请日：2023-03-17

Applicant: 杭州电子科技大学

Inventor： 谢自强 ,  吕伟锋 ,  郭梦雪 ,  赵孟杰 ,  林弥

IPC: H01L29/08 ,  H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明公开了一种抑制负电容鳍式晶体管输出电流损耗的方法。本发明通过改变NC‑FinFET源/漏延伸区的掺杂工艺，使用高斯轻掺杂工艺技术替代常规的均匀掺杂工艺技术，从而降低栅‑漏耦合电容，提高漏极区域内部电势，提升器件输出电流，而且可以进一步抑制NC‑FinFET的短沟道效应，提高器件性能。