一种混合型CMOS-忆阻全加器电路

    公开(公告)号:CN113285705B

    公开(公告)日:2022-05-17

    申请号:CN202110456022.9

    申请日:2021-04-26

    Abstract: 本发明公开了一种混合型CMOS‑忆阻全加器电路,包括第一阈值型忆阻器M1、第二阈值型忆阻器M2、第三阈值型忆阻器M3,第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三NMOS晶体管NM3、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第六NMOS晶体管NM6、第七NMOS晶体管NM7、第八NMOS晶体管NM8,第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第五PMOS晶体管PM5。该电路通过调节忆阻器阻态、CMOS管的导通和截止来实现全加运算的功能,电路结构简单,对忆阻数字逻辑电路的研究具有重大意义。

    一种基于阈值型忆阻器的三值逻辑电路

    公开(公告)号:CN113098491A

    公开(公告)日:2021-07-09

    申请号:CN202110278622.0

    申请日:2021-03-15

    Abstract: 本发明公开了一种基于阈值型忆阻器的三值逻辑电路,包括第一阈值型忆阻器MT1、第二阈值型忆阻器MT2、第三阈值型忆阻器MT3、第四阈值型忆阻器MT4、第五阈值型忆阻器MT5、第六阈值型忆阻器MT6、第一PMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、第四NMOS晶体管M4、第五PMOS晶体管M5、第六NMOS晶体管M6。该电路将阈值型忆阻器与CMOS混合在电路中实现三值“与非”、“或非”逻辑功能,电路结构更为简洁,且输出逻辑可控,为忆阻器在数字逻辑电路的设计提供了新的思路。

    一种海上风电柔直系统优化频率响应二次跌落的控制方法

    公开(公告)号:CN119253716A

    公开(公告)日:2025-01-03

    申请号:CN202411144436.8

    申请日:2024-08-20

    Abstract: 本发明公开了一种海上风电柔直系统优化频率响应二次跌落的控制方法。本发明通过对海上风电柔直系统进行建模和深入分析风机缓慢退出调频系统的频率响应特性,在考虑风机响应时间延迟下,结合粒子群算法对风机退出调频参数进行双层优化。逐步加大时延,重复实施优化,得到在不同时延下的最优风机缓慢退出调频参数,直到时延达到阈值;比较得到最优时延和风机缓慢退出调频参数。本发明针对海上风电柔直系统进行了优化频率响应二次跌落,确保控制策略在海上风电场环境中的有效性和适用性,具有普适性。本发明在控制策略中充分考虑了风机的响应延迟,通过缓慢调整风机有功功率,实现了对频率二次跌落的有效控制,从而确保了电网的频率稳定性和可靠性。

    一种三端可控型忆阻器模拟电路

    公开(公告)号:CN113054986B

    公开(公告)日:2022-08-16

    申请号:CN202110263913.2

    申请日:2021-03-11

    Abstract: 本发明公开了一种三端可控型忆阻器模拟电路,包括正向滞回控制模块U1,反向滞回控制模块U2,非易失控制模块U3,电压比例控制模块U4,电流转换模块U5。正向滞回控制模块,反向滞回控制模块相连,用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连,实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连,用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块,反向滞回控制模块相连,用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。

    一种可编程忆阻器逻辑电路

    公开(公告)号:CN112787657A

    公开(公告)日:2021-05-11

    申请号:CN202110029649.6

    申请日:2021-01-11

    Abstract: 本发明公开了一种可编程忆阻器逻辑电路,包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能,电路结构简单,功能调节灵活,对基于忆阻器的数字逻辑电路的研究具有重大意义。

    一种可编程忆阻器逻辑电路

    公开(公告)号:CN112787657B

    公开(公告)日:2022-05-17

    申请号:CN202110029649.6

    申请日:2021-01-11

    Abstract: 本发明公开了一种可编程忆阻器逻辑电路,包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能,电路结构简单,功能调节灵活,对基于忆阻器的数字逻辑电路的研究具有重大意义。

    一种带异步置位复位的CMOS混合型SR忆阻锁存器电路

    公开(公告)号:CN112953498B

    公开(公告)日:2022-05-03

    申请号:CN202110390108.6

    申请日:2021-04-12

    Abstract: 本发明公开了一种带异步置位复位的CMOS混合型SR忆阻锁存器电路,包括二个模块:SR忆阻锁存器模块以及忆阻异步置位复位功能模块。SR忆阻锁存器模块包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第一忆阻器M1、第一反相器N1和第二反相器N2以及第一电阻R1;忆阻异步置位复位功能模块包括第二忆阻器M2、第三忆阻器M3、第四忆阻器M4、第五忆阻器M5以及第三反相器N3;SR忆阻锁存器模块由忆阻器与CMOS混合构成,电路具有非易失性。忆阻异步置位复位功能模块由忆阻器构成的与门和或门构建而成,利用忆阻逻辑门电路最大化简化电路结构从而减少元器件数量。

    一种基于文字运算的三值忆阻全加器电路

    公开(公告)号:CN113590082A

    公开(公告)日:2021-11-02

    申请号:CN202110721815.9

    申请日:2021-06-28

    Abstract: 本发明公开了一种基于文字运算的三值忆阻全加器电路,包括加数A输入模块、加数B输入模块、进位Cin输入模块、文字运算模块、SUM输出模块和进位Cout输出模块;其中,所述加数A输入模块与进位Cin输入模块相连,用于产生文字运算模块的输入X;所述SUM输出模块与加数B输入模块、文字运算模块相连,用于实现和的输出;所述进位Cout输出模块与文字运算模块、SUM输出模块相连,用于实现进位Cout的输出。

    利用多频动态空洞卷积的视频语义分割方法

    公开(公告)号:CN113538457B

    公开(公告)日:2022-06-24

    申请号:CN202110718738.1

    申请日:2021-06-28

    Abstract: 本发明公开了利用多频动态空洞卷积的视频语义分割方法。本发明方法首先对视频数据的采样帧图像进行增强处理,并通过编码器提取浅层视觉特征图;然后构建特征频率分离模块获得视频帧对应的多频特征图,并将其输入动态空洞卷积模块,得到对应的多频高层语义特征图,再通过上采样卷积编码器获得视频帧的分割掩膜;利用随机梯度下降算法迭代训练模型直至收敛,将新视频输入模型得到语义分割结果。本发明方法对视频帧的特征图按不同频率分离以刻画不同视觉区域变化,能够减少低频视觉空间冗余信息、降低计算复杂度,通过动态空洞卷积自适应地扩大多频特征图的感受野,提升对视频不同语义类的判别能力,从而获得更优视频语义分割结果。

Patent Agency Ranking