公开(公告)号：CN102916045A

公开(公告)日：2013-02-06

申请号：CN201210267242.8

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/7787

Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法，其中该半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层上；以及源电极和漏电极，布置在电子供给层上。

公开(公告)号：CN102034859B

公开(公告)日：2013-01-23

申请号：CN201010501758.5

申请日：2010-09-30

Applicant: 富士通株式会社

Inventor： 金村雅仁 ,  吉川俊英

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明涉及具有由氮化物半导体的化合物半导体组成的通道层和电子供体层的化合物半导体装置及其制造方法。在通道层和电子供体层之间形成由i-AlN组成的中间过渡层，当使用中间过渡层作为蚀刻阻挡件时，在电子供体层稍后将形成栅极的位置处形成第一开口，通过使用热磷酸溶液的湿法蚀刻，在中间过渡层形成第二开口，以便与第一开口位置对齐，并形成栅极，使得栅极的下部填充第一开口和第二开口，同时栅极绝缘膜置于第一开口、第二开口与栅极之间，并使得栅极的头部伸出盖结构之上。

公开(公告)号：CN102668092A

公开(公告)日：2012-09-12

申请号：CN200980163021.2

申请日：2009-12-21

Applicant: 富士通株式会社

Inventor： 美浓浦优一 ,  吉川俊英

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/66712

Abstract: 设置有：第一导电型的第一氮化物半导体层（1）；在第一氮化物半导体层（1）上形成产与第一氮化物半导体层（1）相接的第一导电型的第二氮化物半导体层（5）；与第二氮化物半导体层（5）相接的第二导电型的第三氮化物半导体层（4）；与第三氮化物半导体层（4）相接的第一导电型的第四氮化物半导体层（3）；使第一氮化物半导体层（1）和第四氮化物半导体层（3）绝缘分离的绝缘膜（2）。俯视时，源电极（8）位于绝缘膜（2）的外缘的内侧。

公开(公告)号：CN102651393A

公开(公告)日：2012-08-29

申请号：CN201110452379.6

申请日：2011-12-29

Applicant: 富士通株式会社

Inventor： 今田忠纮 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335 ,  H02M5/10 ,  H03F3/189

CPC classification number: H01L29/7787 ,  H01L29/0619 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/66462 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48472 ,  H01L2924/181 ,  H03F1/3247 ,  H03F1/523 ,  H03F3/189 ,  H03F3/24 ,  H03F2200/204 ,  H03F2200/426 ,  H03F2200/444 ,  H03F2200/451 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 栅电极形成为将电极材料包埋在用于电极的凹陷中，所述凹陷通过栅极绝缘膜形成在堆叠化合物半导体结构中，并且也通过将电极材料包埋在用于电极的凹陷中来形成与堆叠化合物半导体结构肖特基接触的场板电极，所述凹陷已经形成在堆叠化合物半导体结构中使得场板电极至少在用于电极的凹陷的底面上与堆叠化合物半导体结构直接接触。

公开(公告)号：CN102646702A

公开(公告)日：2012-08-22

申请号：CN201210035488.2

申请日：2012-02-16

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  尾崎史朗 ,  武田正行 ,  宫岛丰生 ,  多木俊裕 ,  金村雅仁 ,  今西健治 ,  吉川俊英 ,  渡部庆二

IPC: H01L29/51 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01J37/32055 ,  H01J37/32357 ,  H01J37/32422 ,  H01J37/32669 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4903

Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法，所述半导体器件包括：形成在基板上方的半导体层；形成在半导体层上方的绝缘膜；以及形成在绝缘膜上方的电极，其中绝缘膜包括含有碳的非晶膜。

公开(公告)号：CN101378074B

公开(公告)日：2011-02-16

申请号：CN200810133356.7

申请日：2008-08-11

Applicant: 富士通株式会社

Inventor： 吉川俊英 ,  今西健治

IPC: H01L29/778 ,  H03F1/02

CPC classification number: H03F1/0288 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/7787 ,  H03F2200/15 ,  H03F2200/451 ,  H03F2200/543

Abstract: 本发明提供了氮化物半导体器件、多尔蒂放大器和漏极压控放大器。氮化物半导体器件包括：衬底；在衬底上形成的堆叠半导体结构，其包括无掺杂氮化物半导体的电子沟道层和在电子沟道层上外延地形成的n型氮化物半导体的电子供应层，该n型氮化物半导体的电子亲合势小于该无掺杂氮化物半导体的电子亲合势，并且沿着与电子供应层的界面在电子沟道层中形成二维电子气；栅电极，其对应于沟道区域而形成在堆叠半导体结构上；以及源电极和漏电极，其分别在栅电极的第一侧和第二侧、以与堆叠半导体结构相欧姆接触地形成在堆叠半导体结构上，所述堆叠半导体结构包括，在衬底和电子沟道层之间连续地并且外延地形成的n型导电层和包含Al的阻挡层。

公开(公告)号：CN101378074A

公开(公告)日：2009-03-04

申请号：CN200810133356.7

申请日：2008-08-11

Applicant: 富士通株式会社

Inventor： 吉川俊英 ,  今西健治

IPC: H01L29/778 ,  H03F1/02

CPC classification number: H03F1/0288 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/7787 ,  H03F2200/15 ,  H03F2200/451 ,  H03F2200/543

Abstract: 本发明提供了氮化物半导体器件、多尔蒂放大器和漏极压控放大器。氮化物半导体器件包括：衬底；在衬底上形成的堆叠半导体结构，其包括无掺杂氮化物半导体的电子沟道层和在电子沟道层上外延地形成的n型氮化物半导体的电子供应层，该n型氮化物半导体的电子亲合势小于该无掺杂氮化物半导体的电子亲合势，并且沿着与电子供应层的界面在电子沟道层中形成二维电子气；栅电极，其对应于沟道区域而形成在堆叠半导体结构上；以及源电极和漏电极，其分别在栅电极的第一侧和第二侧、以与堆叠半导体结构相欧姆接触地形成在堆叠半导体结构上，所述堆叠半导体结构包括，在衬底和电子沟道层之间连续地并且外延地形成的n型导电层和包含Al的阻挡层。

公开(公告)号：CN104377239B

公开(公告)日：2018-06-19

申请号：CN201410373778.7

申请日：2014-07-31

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/2654 ,  H01L21/3245 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：构造成形成在衬底上的电子渡越层；构造成形成在电子渡越层上的电子供给层；构造成形成在电子供给层上的上表面层；构造成形成在电子供给层或上表面层上的栅电极；构造成形成在上表面层上的源电极和漏电极；以及构造成在形成源电极和漏电极的区域正下方的上表面层和电子供给层中形成的第一导电类型区域。电子供给层由包含In的氮化物半导体形成。上表面层由包括氮化物的材料形成，所述氮化物是选自B、Al和Ga中的一种或更多种元素的氮化物。

公开(公告)号：CN103035522B

公开(公告)日：2016-03-23

申请号：CN201210270691.8

申请日：2012-07-31

Applicant: 富士通株式会社

Inventor： 美浓浦优一 ,  冈本直哉 ,  吉川俊英 ,  牧山刚三 ,  多木俊裕

IPC: H01L21/335 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/66212 ,  H01L29/7787 ,  H01L29/872 ,  H02M1/4225 ,  H02M3/33569 ,  H02M2001/007 ,  Y02B70/126

Abstract: 在化合物半导体层叠结构上形成钝化膜，通过干蚀刻来使钝化膜的电极形成预定位置变薄，通过湿蚀刻来穿透钝化膜的变薄部分以形成开口，并且在钝化膜上形成栅电极，使得电极材料嵌入该开口。

公开(公告)号：CN102916045B

公开(公告)日：2016-03-23

申请号：CN201210267242.8

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/7787

Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法，其中该半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层上；以及源电极和漏电极，布置在电子供给层上。