-
公开(公告)号：CN117604360A
公开(公告)日：2024-02-27
申请号：CN202311700564.1
申请日：2023-12-11
Applicant: 季华实验室
Abstract: 本发明涉及磁性材料技术领域。本发明提供了一种FeCoCr磁码盘材料及其制备方法和应用。本发明通过在FeCoCr薄膜层表面引入MgO层，通过控制MgO层中氧元素在FeCoCr薄膜层界面的迁移，可以对FeCrCo薄膜层的矫顽力和剩磁进行有效地调控，晶粒的大幅细化和FeCrCo界面处较高α相的形成；本发明在FeCoCr薄膜层表面引入MgO层后，FeCoCr磁码盘材料的矫顽力由348Oe提升至397～439Oe，剩磁由3507Oe提升至6534～8721Oe，剩磁比由0.71提升至0.76～0.77，提升了磁码盘材料的矫顽力，并且获得了很高的剩磁，磁码盘材料达到了磁编码器码盘的实际应用需求。
-
公开(公告)号：CN117080087A
公开(公告)日：2023-11-17
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
公开(公告)号：CN117079923A
公开(公告)日：2023-11-17
申请号：CN202311045599.6
申请日：2023-08-17
Applicant: 季华实验室
Abstract: 本发明涉及存储器技术领域。本发明提供了一种垂直磁性多层膜及其制备方法、磁随机存储器。本发明的垂直磁性多层膜，铁磁金属层的材料为FeCx，即在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性；本发明的垂直磁性多层膜的制备方法，在制备Fe薄膜的过程中，插入适当碳原子，就能够同时获得高垂直磁各向异性的磁性薄膜，并且提高其热稳定性。因此具有制备简单、控制方便的特点；而且，此方法不需要高成本的稀有金属或昂贵的附加装置，因此具有效率高、成本低等优点，适合应用于未来磁存储技术中。
-
公开(公告)号：CN114755945A
公开(公告)日：2022-07-15
申请号：CN202210258819.2
申请日：2022-03-16
Applicant: 季华实验室
IPC: G05B19/042
Abstract: 本发明涉及编码器技术领域，公开了一种磁编码器倍频处理系统及倍频处理方法。该系统包括：磁传感器芯片、运算放大电路、STM32单片机、稳压模块、FPGA芯片；运算放大电路分别与磁传感器芯片、STM32单片机信号连接；稳压模块分别与STM32单片机、FPGA芯片信号连接；FPGA芯片用于接收稳压模块输出的脉冲信号，并记录相邻两个脉冲信号的时间间隔记作当前的时钟周期；对时钟周期进行倍频处理，得到倍频周期；基于倍频周期进行脉冲输出，得到倍频后的脉冲信号。本发明倍频处理系统结构简单，各部件相互独立，方便维护和复用，使用FPGA芯片对脉冲进行倍频处理，显著提高了输出脉冲的频率，满足高精度细分产品的使用需求。
-
公开(公告)号：CN113046709B
公开(公告)日：2022-04-08
申请号：CN202110205965.4
申请日：2021-02-24
Applicant: 季华实验室
Abstract: 本发明提供了一种钴基多层膜及其制备方法，该钴基多层膜包括：基底以及依次位于基底一侧面的第一覆盖层、氮掺杂钨层、Co基软磁层以及第二覆盖层。本发明还提供了该钴基多层膜的制备方法，其通过选择氮原子作为与铁磁金属产生轨道杂化对象，诱发其界面结构的改变，无需后续的真空退火处理，通过界面处的Co‑N轨道杂化工程来调节铁磁金属界面处的轨道结构，得到有益的、适度的Co‑N轨道杂化状态，使得界面处呈现不同程度的处轨道杂化状态，增加了调节的范围和可控性，从而引起Co基多层膜磁性能的改变。
-
Patent Agency Ranking
公开(公告)号：CN113421733A
公开(公告)日：2021-09-21
申请号：CN202110659746.3
申请日：2021-06-15
Applicant: 季华实验室
Abstract: 本发明涉及一种增加铁磁薄膜材料的垂直磁各向异性的方法，通过在经过表面抛光和氩离子轰击处理后的Si基片上，沉积Ta/TiC/Co/Ta多层膜结构的方式，并在沉积完毕后进行热处理和冷却降温的方式，制备得到铁磁薄膜材料，本发明通过在制备所述铁磁薄膜材料的Co薄膜的过程中，引入适当的TiC缓冲层的方式，显著增强了Co薄膜的垂直磁各向异性。
-
公开(公告)号：CN119372601A
公开(公告)日：2025-01-28
申请号：CN202411553044.7
申请日：2024-11-01
Applicant: 季华实验室
Abstract: 本发明属于磁性材料及传感技术领域领域，具体公开了一种磁码盘材料、角位移磁传感器、数控机床高速电主轴及制备方法，该磁码盘材料包括金属衬底、Ta缓冲层、FeCoCr夹合TaN低维磁性薄膜和Ta保护层，还公开了一种利用此磁码盘材料制成的角位移磁传感器，该角位移磁传感器AB相充磁磁极512个，间距0.4mm；Z相充磁磁极1个，宽度0.4mm，且Z相不扩散。本发明所公开的磁码盘材料具有更加优异的磁畴尺寸，具有优秀的矫顽力和剩磁性能，进而在应用于角位移磁传感器时可以提供更优异的磁极密度，使得信号密度更高，通过磁传感器AB相与Z相的匹配结构，进而使得角位移磁传感器具有更加优异的精密度，从而在应用于数控机床高速电主轴时可以提升数控机床的精密性。
-
公开(公告)号：CN117476550B
公开(公告)日：2024-04-05
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117080087B
公开(公告)日：2024-02-13
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
公开(公告)号：CN117476550A
公开(公告)日：2024-01-30
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.018 seconds)
