-
公开(公告)号：CN101086960A
公开(公告)日：2007-12-12
申请号：CN200710089829.3
申请日：2007-04-05
Applicant: 国际商业机器公司
Inventor： 卡尔·J.·雷登 , 程慷果 , 拉马查德拉·迪瓦卡路尼
CPC classification number: H01L29/945 , H01L29/66931
Abstract: 一种半导体结构及形成这种结构的方法。该半导体结构包括半导体衬底。该半导体结构进一步包括在半导体衬底顶上的电绝缘区。该半导体结构还包括在半导体衬底顶上并与之直接物理接触的一个第一半导体区。该半导体结构还包括在绝缘区顶上的第二半导体区。该半导体结构还包括在第一半导体区和半导体衬底内的电容器。该半导体结构还包括在第二半导体区和电绝缘区内的电容器电极接头。
-
公开(公告)号：CN1967798A
公开(公告)日：2007-05-23
申请号：CN200610142854.9
申请日：2006-10-27
Applicant: 国际商业机器公司
IPC: H01L21/762 , H01L21/8242 , H01L21/82 , H01L27/108 , H01L27/02
CPC classification number: H01L27/1087 , H01L29/66181 , H01L29/945
Abstract: 本发明公开了一种半导体结构，这种半导体结构包括在衬底中形成的沟槽和在沟槽的侧壁附近延伸的埋入的隔离圈。埋入的隔离圈通过由衬底材料构成的埋入的多孔区形成的绝缘体构成。通过使用掩模和离子注入或者通过屏蔽沟槽侧壁并使用掺杂剂扩散限定的埋入的掺杂区形成多孔区。有利地，通过氧化法将多孔区转变为氧化物绝缘体。这种半导体结构可以是存储器单元的存储电容器，该存储器单元进一步具有在沟槽附近的埋入的极板和在沟槽里面的电容器节点，通过在沟槽侧壁上形成的节点电介质使该电容器节点与埋入的极板分离。
-
公开(公告)号：CN1956149A
公开(公告)日：2007-05-02
申请号：CN200610137543.3
申请日：2006-10-25
Applicant: 国际商业机器公司
IPC: H01L21/20 , H01L21/762 , H01L21/84 , H01L27/12
CPC classification number: H01L21/76251 , H01L21/76245 , Y10S438/933
Abstract: 一种半导体结构包括单晶体含锗层，优选基本上纯锗，衬底，以及将含锗层与衬底分开的掩埋绝缘层。多孔层，其可以是多孔硅，在衬底上形成，而含锗层在多孔硅层上形成。可以将多孔层转变为提供掩埋绝缘层的氧化层。作为选择，可以将含锗层从多孔层转移到另一个衬底上的绝缘层。转移后，绝缘层掩埋在后一衬底和含锗层之间。
-
公开(公告)号：CN1797746A
公开(公告)日：2006-07-05
申请号：CN200510125809.8
申请日：2005-11-25
Applicant: 国际商业机器公司
CPC classification number: H01L29/78642 , H01L27/10864 , H01L27/1087
Abstract: 一种在半导体衬底中形成具有沟槽电容器和垂直晶体管的存储单元的方法，包括以下步骤：提供具有下衬底和上半导体层的接合半导体晶片，下衬底具有平行于第一晶轴的[010]轴，上半导体层具有相对于所述晶轴成45度角的[010]轴，通过接合绝缘体层连接二者；蚀刻沟槽穿过所述上层和下衬底；扩展沟槽的下部，并且将沟槽的上部的截面由八边形转变至矩形，以致降低对在沟槽光刻与有源区光刻之间的对准误差的敏感性；可选方案利用具有由(111)晶体结构形成的下衬底和相同的上部的接合半导体晶片。应用包括垂直晶体管，其对在沟槽与用于有源区的光刻图形之间的未对准变得不敏感，具体为具有垂直晶体管的DRAM单元。
-
公开(公告)号：CN119999353A
公开(公告)日：2025-05-13
申请号：CN202380069195.2
申请日：2023-07-18
Applicant: 国际商业机器公司
IPC: H10D62/10
Abstract: 一种存储器装置，包括衬底及形成于该衬底上的垂直堆叠铁电电容器。当施加恒定电压时，第一铁电电容器具有与第二铁电电容器不同的电容输出。第一电极和第二电极与垂直堆叠的铁电电容器电接触。在一些实例中，第一铁电电容器中的第一电容器板和第二铁电电容器中的第二电容器板具有不同的厚度。不同的厚度允许每个电容器的电容输出产生不同的电场输出。因此，可基于对输出有贡献的每一电容器的不同阈值电压电平来产生不同输出信号的组合。
-
Patent Agency Ranking
公开(公告)号：CN119896066A
公开(公告)日：2025-04-25
申请号：CN202380066048.X
申请日：2023-07-24
Applicant: 国际商业机器公司
Abstract: 半导体包括第一GAA FET（303）和第二GAA FET（305）。第二GAA FET在其栅极结构内包括第一栅极电介质（391）和第二栅极电介质（472）。第一GAA FET在其栅极结构内仅包括第一栅极电介质。第一GAA FET的栅极电介质结构提供相对于第二GAA FET的有效栅极电介质结构的标称或较小的有效栅极电介质或栅极电介质电阻。第一GAA FET还包括在其栅极结构内的第一栅极导体（392），并且第二GAA FET还包括在其栅极结构内的第一栅极导体和第二栅极导体（395）。第一栅极导体和第二栅极导体被第二栅极电介质隔开。
-
公开(公告)号：CN119836856A
公开(公告)日：2025-04-15
申请号：CN202380065859.8
申请日：2023-08-25
Applicant: 国际商业机器公司
Abstract: 纳米片二极管包括书挡结构和中心结构。书挡包括被掺杂为二极管的阳极和阴极中的一个的第一半导体，并且包括左块、右块和水平连接左块和右块的间隔开的纳米片的第一堆叠。中心结构包括被掺杂为二极管的阳极和阴极中的另一个的第二半导体，并且包括前块、后块和纳米片的第二堆叠，所述纳米片的第二堆叠交叉地交错到间隔开的纳米片的第一堆叠之间的空间中并且水平地连接前块和后块。书挡结构直接接触中心结构的纳米片的第二堆叠的顶部表面、底部表面和端部表面。
-
公开(公告)号：CN115336126B
公开(公告)日：2024-12-20
申请号：CN202180021003.1
申请日：2021-01-28
Applicant: 国际商业机器公司
Abstract: 一种用于生产包括与半导体激光器串联集成的双稳态电阻系统(BRS)的增强激光器(ATLAS)的器件和方法。通过利用BRS的突变电阻开关，激光器表现出低于激光阈值的自发发射(SE)的减少/抑制。激光器系统包括半导体激光器以及作为可逆开关操作的BRS。BRS在高阻态下操作，其中半导体激光器低于激光阈值并且以减少的自发发射机制发射，以及在低阻态下操作，其中半导体激光器高于或等于激光阈值并且以受激发射机制发射。作为可逆开关操作的BRS跨两个独立芯片或在单个晶片上串联电连接。BRS是使用绝缘体‑金属转变(IMT)材料形成的或者是使用阈值开关选择器(TSS)形成的。
-
公开(公告)号：CN118140302A
公开(公告)日：2024-06-04
申请号：CN202280064991.2
申请日：2022-09-16
Applicant: 国际商业机器公司
IPC: H01L21/8234 , H01L27/088 , H01L29/417 , H01L29/775 , H01L21/768
Abstract: 一种用于减少触点到触点短路的半导体结构和制造方法被披露。该半导体结构包括具有衬垫和电介质芯的栅极切割区域，该电介质芯被限制在该衬垫的第一侧面(136)和该衬垫的第二侧面(138)内。该半导体结构还包括与第一侧面(136)和电介质芯重叠的第一源极/漏极(S/D)触点(150)。第一S/D包括接触衬垫的第二侧面(138)的线端。
-
公开(公告)号：CN117999655A
公开(公告)日：2024-05-07
申请号：CN202280064546.6
申请日：2022-09-21
Applicant: 国际商业机器公司
IPC: H01L29/06 , H01L29/15 , H01L27/088 , H01L27/092 , H01L21/8238
Abstract: 一种方法提供了具有第一晶体表面取向的半导体结构以及在该半导体衬底上的具有该第一晶体表面取向的第一纳米片堆叠。该半导体衬底结构包括在该第一纳米片堆叠上方的具有第二晶体表面取向的第二纳米片堆叠，其中该第一纳米片堆叠和该第二纳米片堆叠被介电材料分隔开(31)。
-
-
-
-
-
-
-
-
-
Search Results
193
records
(took 0.029 seconds)
