-
公开(公告)号：CN114883326A
公开(公告)日：2022-08-09
申请号：CN202210331166.6
申请日：2022-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提出一种半导体装置。根据本公开，示例性的半导体装置包括多个第一通道纳米结构，位于第一装置区中彼此间隔开；多个第二通道纳米结构，位于第二装置区中彼此间隔开；介电鳍片，位于第一装置区与第二装置区之间的边界；高介电常数介电层，围绕每个第一通道纳米结构和每个第二通道纳米结构并位于介电鳍片上方；第一功函数层，围绕每个第一通道纳米结构并位于高介电常数介电层上方，其中第一功函数层完全填充第一通道纳米结构之间的空间并且具有位于介电鳍片上方的边缘；以及第二功函数层，围绕每个第二通道纳米结构并位于高介电常数介电层和第一功函数层上方，其中第二功函数层完全填充第二通道纳米结构之间的空间。
-
公开(公告)号：CN114628522A
公开(公告)日：2022-06-14
申请号：CN202210054266.9
申请日：2022-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/06
Abstract: 提供半导体器件结构。该半导体器件结构包括形成在衬底上方的鳍结构和形成在鳍结构上方的栅极结构。该栅极结构包括第一层和在第一层上方的填充层。该栅极结构包括形成在栅极结构的填充层上方的保护层，并且保护层通过填充层与第一层分离。本申请的实施例还涉及用于形成半导体器件结构的方法。
-
公开(公告)号：CN113380886A
公开(公告)日：2021-09-10
申请号：CN202011628867.3
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 根据本发明的半导体器件包括：源极部件和漏极部件；多个半导体纳米结构，在源极部件和漏极部件之间延伸；栅极结构，包裹多个半导体纳米结构中的每个；底部介电层，位于栅极结构和漏极部件上方；背侧电源轨，设置在底部介电层上方；以及背侧源极接触件，设置在源极部件和背侧电源轨之间。背侧源极接触件延伸穿过底部介电层。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN112750823A
公开(公告)日：2021-05-04
申请号：CN202011195363.7
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开关于一种包括布置在基板上方的第一、第二和第三纳米片场效晶体管(NSFET)的集成电路芯片。第一NSFET有第一临界电压且包括嵌入在第一栅极电极层中的第一纳米片通道结构。第一纳米片通道结构从第一源极/漏极区延伸到第二源极/漏极区。第二NSFET有第二临界电压且包括嵌入在第二栅极电极层中的第二纳米片通道结构。第二纳米片通道结构从第三源极/漏极区延伸到第四源极/漏极区。第三NSFET有第三临界电压且包括嵌入在第三栅极电极层中的第三纳米片通道结构。第三纳米片通道结构从第五源极/漏极区延伸到第六源极/漏极区。
-
公开(公告)号：CN112599477A
公开(公告)日：2021-04-02
申请号：CN202010840155.1
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/06 , H01L29/423
Abstract: 一种半导体结构的制造方法，包括：沉积第一导电材料于第一型及第二型的通道堆叠上，第一导电材料具有第一功函数且形成于第一型及第二型的通道堆叠两者的多个膜层之间。该方法还包括从第二型通道堆叠局部去除第一导电材料，使第一导电材料余留于第一型及第二型的通道堆叠两者的多个膜层之间，以及自第二型通道堆叠中完全去除第一导电材料。该方法还包括沉积第二导电材料于第一型及第二型通道堆叠两者上，使第二导电材料覆盖第一型通道堆叠与位于第一导电层的多个膜层之间的第一导电材料。第二导电材料具有不同于第一功函数的第二功函数。
-
Patent Agency Ranking
公开(公告)号：CN112447600A
公开(公告)日：2021-03-05
申请号：CN202010843263.4
申请日：2020-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 公开半导体装置与其形成方法。例示性的方法包括形成第一堆叠结构与第二堆叠结构于基板上的第一区中，其中堆叠结构各自包括彼此分开且沿着一般垂直于基板的上表面的方向向上堆叠的多个半导体层；沉积第一界面层，以围绕堆叠结构的每一半导体层；沉积栅极介电层，以围绕第一界面层；形成偶极氧化物层，以围绕栅极介电层；移除围绕第二堆叠结构的栅极介电层的偶极氧化物层；进行退火工艺，以形成第一堆叠结构所用的偶极的栅极介电层，以及第二堆叠结构所用的不具偶极的栅极介电层；以及沉积第一栅极，以围绕第一堆叠结构的偶极的栅极介电层与第二堆叠结构的不具偶极的栅极介电层。
-
公开(公告)号：CN106548944B
公开(公告)日：2021-01-12
申请号：CN201510860138.3
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/20
Abstract: 本公开提供一种半导体装置的制造方法实施例，其包括形成一外延部于一基底上方，外延部包括III‑V族材料。一受损材料层位于外延部的至少一表面上。此方法还包括至少氧化受损材料层的外表面，以形成一氧化层、选择性去除氧化层以及当至少一部份的受损层余留于外延部上时，重复氧化及选择性去除步骤。本发明的半导体装置的制造方法，通过一工艺自外延鳍部的外表面、源极/汲级以及纳米接线去除受损材料层，可改善装置的效能。
-
公开(公告)号：CN110970366A
公开(公告)日：2020-04-07
申请号：CN201910922353.X
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种集成电路的制造方法，包含露出多个通道区，所述通道区包含p型通道区和n型通道区；形成栅极介电层于露出的通道区上方；以及形成功函数金属结构于栅极介电层上方。功函数金属结构包含形成于p型通道区上方的p型功函数金属部分和形成于n型通道区上方的n型功函数金属部分，且p型功函数金属部分比n型功函数金属部分薄。此方法还包含形成填充金属层于功函数金属结构上方，使得填充金属层直接接触p型功函数金属部分和n型功函数金属部分两者。
-
公开(公告)号：CN104916677B
公开(公告)日：2018-09-25
申请号：CN201410315836.0
申请日：2014-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/78 , H01L21/335 , B82Y10/00
Abstract: 本发明提供了具有核‑壳结构的半导体器件。一种器件结构包括形成在支撑件上的核结构、以及形成核结构上并且围绕核结构的至少一部分的壳材料。壳材料和核结构配置为在壳材料中形成量子阱沟道。
-
公开(公告)号：CN106373883A
公开(公告)日：2017-02-01
申请号：CN201510826948.7
申请日：2015-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335 , H01L29/778 , H01L29/06
Abstract: 本发明提供一种高速电子迁移率场效晶体管及其形成方法。高速电子迁移率场效晶体管(HEMT)的实施例，包括栅极电极于半导体基材上、及多层半导体帽冠于半导体基材上且邻于栅极电极。多层半导体帽冠包含第一半导体层及材质异于第一半导体层的第二半导体层。第一半导体层通过第一间隔而与栅极电极侧向相间隔，而第二半导体层通过较第一间隔更大的第二间隔而与该栅极电极侧向相间隔。如此所形成的高速电子迁移率场效晶体管(HEMT)的电阻会下降，而能优越地改善晶体管的导电度(Gm)及通态电流(Ion)特性，却不增加漏电电流。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.04 seconds)
