-
公开(公告)号：CN118983311A
公开(公告)日：2024-11-19
申请号：CN202411002435.X
申请日：2024-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/51 , H01L29/06
Abstract: 本发明的各种实施例提供了半导体器件结构。在一个实施例中，半导体器件结构包括：介电壁，设置在衬底上方；第一金属栅极结构部分和第二金属栅极结构部分，分别设置在介电壁的任意一侧。每个第一金属栅极结构部分和第二金属栅极结构部分包括：多个半导体层，垂直地堆叠并且彼此分离；高K(HK)介电层，设置成围绕半导体层中的每一个的至少三个表面；以及栅极电极层，设置在两个相邻的半导体层之间。半导体器件结构还包括：金属层，设置在介电壁的两个相对侧壁上。本申请的实施例还提供了形成半导体器件结构的方法。
-
公开(公告)号：CN115566068A
公开(公告)日：2023-01-03
申请号：CN202210943763.4
申请日：2022-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 本发明实施例提供一种半导体装置。其导电结构的高度减少且宽度增加。具体而言，牺牲自对准接点层与牺牲金属接点蚀刻停止层用于形成电阻减少的导电结构。在形成导电结构之后，移除牺牲自对准接点层与牺牲金属接点蚀刻停止层，并置换成低介电常数的材料以减少装置中的电容。如此一来，可改善装置效能。
-
公开(公告)号：CN114975239A
公开(公告)日：2022-08-30
申请号：CN202210322264.3
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L27/088
Abstract: 提供接点电阻降低的半导体装置。半导体装置包括基板，具有通道区与源极/漏极区；源极/漏极接点结构，位于源极/漏极区上；导电结构，位于源极/漏极接点结构上；层间介电层，围绕导电结构与源极/漏极接点结构；介电衬垫，位于层间介电层与导电结构之间；以及扩散阻障层，位于介电衬垫与导电结构之间。
-
公开(公告)号：CN109427899B
公开(公告)日：2022-06-28
申请号：CN201711340793.1
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种用于制造半导体器件的方法，在沟道层和隔离绝缘层上方形成栅极结构。在栅极结构的侧面上形成第一侧壁间隔件层。牺牲层形成为使得从牺牲层暴露具有第一侧壁间隔物件层的栅极结构的上部，并且具有第一侧壁间隔件层的栅极结构的底部嵌入到牺牲层中。通过去除第一侧壁间隔件层的至少部分，在栅极结构的底部和牺牲层之间形成间隔。在去除第一侧壁间隔件层之后，通过在栅极结构上方形成第二侧壁间隔件层，在栅极结构的底部和牺牲层之间形成气隙。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113539962A
公开(公告)日：2021-10-22
申请号：CN202110545052.7
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种集成电路装置的制造方法，其包括提供两个结构于基板上方以及源极/漏极(source/drain；S/D)接触件于上述两个结构之间。两个结构各自包含栅极、两个栅极间隔物于栅极的两侧侧壁上、以及第一盖层于栅极与栅极间隔物上。此方法还包括凹蚀源极/漏极接触件以形成一沟槽，其中源极/漏极接触件的顶表面位于栅极间隔物的顶表面下方。此方法还包括沉积抑制剂层(inhibitor layer)于源极/漏极接触件上，抑制剂层不沉积于第一盖层的表面上与栅极间隔物的顶表面上；沉积衬层于第一盖层的顶表面与侧壁表面上以及暴露于沟槽中的栅极间隔物表面上，其中衬层至少不位于抑制剂层的中心部分；以及移除抑制剂层。
-
Patent Agency Ranking
公开(公告)号：CN113380888A
公开(公告)日：2021-09-10
申请号：CN202110026126.6
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 方法包括：提供结构，该结构具有衬底、衬底上方的第一介电层、第一介电层上方并且连接第一源极/漏极(S/D)部件和第二S/D部件的一个或多个半导体沟道层、以及接合一个或多个半导体沟道层的栅极结构；从结构的背面蚀刻衬底以形成暴露第一S/D部件的第一沟槽和暴露第二S/D部件的第二沟槽；在第一沟槽中形成S/D接触件；蚀刻第一介电层的至少部分，使得S/D接触件的部分在结构的背面从第一介电层突出；以及在S/D接触件上方沉积密封层，其中，密封层覆盖栅极结构和密封层之间的气隙。本申请的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN113140562A
公开(公告)日：2021-07-20
申请号：CN202110053725.7
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供一种半导体结构。半导体结构包括金属栅极结构，设置于半导体基板上方；栅极间隔物，设置于金属栅极结构的侧壁上；源极/漏极接触件，设置于半导体基板上方并且通过栅极间隔物与金属栅极结构分开；及接触部件，耦合金属栅极结构至源极/漏极接触件。可将接触部件设置成包括设置于金属层上的介电层，其中介电层及金属层是由连续的侧壁所定义。
-
公开(公告)号：CN112018035A
公开(公告)日：2020-12-01
申请号：CN202010150288.6
申请日：2020-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 旨在提供源极/漏极隔离结构的方法和结构，该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后，蚀刻ILD层的设置在掩模层的任一侧上的第一部分，而基本不蚀刻掩模层，以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后，蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111755506A
公开(公告)日：2020-10-09
申请号：CN201911355292.X
申请日：2019-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明实施例提供半导体装置与其形成方法。在一实施例中，半导体装置包括：自基板延伸的鳍状物，位于鳍状物的通道区上的栅极结构，位于鳍状物的源极/漏极区上的源极/漏极接点；沿着栅极结构的侧壁延伸的间隔物，沿着源极/漏极接点的侧壁延伸的衬垫层，位于栅极结构上并电性耦接至栅极结构的栅极接点通孔，以及位于源极/漏极接点上并电性耦接至源极/漏极接点的源极/漏极接点通孔。栅极接点通孔延伸穿过第一介电层，使第一介电层的一部分夹设于栅极接点通孔与间隔物之间。源极/漏极接点通孔延伸穿过第二介电层，使第二介电层的一部分夹设于源极/漏极接点通孔与衬垫层之间。
-
公开(公告)号：CN111200012A
公开(公告)日：2020-05-26
申请号：CN201911141072.7
申请日：2019-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本申请的实施例提供了一种半导体装置及其形成方法。在一个实施例中，一个根据本公开的半导体装置包含延伸自基板的鳍片、位于鳍片的通道区上的栅极结构、位于鳍片的源极/漏极区上的源极/漏极接触件、与栅极结构相邻的栅极切割部件、与源极/漏极接触件相邻的源极/漏极接触隔离部件、沿着栅极切割部件延伸的侧壁及栅极结构的侧壁延伸的间隔物、沿着源极/漏极接触隔离部件的侧壁及源极/漏极接触件的侧壁延伸的衬层、及被间隔物及衬层夹住的气隙。栅极切割部件及源极/漏极接触隔离部件被间隔物、气隙、及衬层分离。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.047 seconds)
