公开(公告)号：CN1941310A

公开(公告)日：2007-04-04

申请号：CN200610139968.8

申请日：2006-09-28

Applicant: 三星电子株式会社

Inventor： 金镐永 ,  洪昌基 ,  尹普彦 ,  朴俊相

IPC: H01L21/60 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/7684 ,  H01L27/10873 ,  H01L27/10885

Abstract: 一种制作自对准接触焊盘的方法，包括：在半导体衬底上形成导电线和覆盖层的叠层，并形成覆盖叠层的侧壁的间隔层和填充叠层之间的间隙并暴露覆盖层的顶部的绝缘层；刻蚀覆盖层以形成波纹状凹槽；以与覆盖层的材料不同的材料形成多个第一刻蚀掩模以填充波纹状凹槽，而不覆盖绝缘层顶部；以及形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀掩模的一些以及绝缘层中位于第一刻蚀掩模之间的那部分。所述方法还包括：使用第一和第二掩模刻蚀由开口区所暴露的绝缘层部分以形成多个开口孔；除去第二刻蚀掩模；形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及将覆盖层用作为抛光终点在导电层上执行化学机械抛光工艺以除去第一刻蚀掩模，从而形成多个彼此分离的、填充开口孔的SAC焊盘。

公开(公告)号：CN1114942C

公开(公告)日：2003-07-16

申请号：CN99107204.9

申请日：1999-05-07

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  洪锡智

IPC: H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/3212 ,  H01L21/32136 ,  H01L21/76819

Abstract: 一种用于在集成电路中形成接触销且同时平面化衬底表面的方法，首先，在其中具有多个扩散区的半导体衬底上形成导电结构。在包括导电结构的半导体衬底上形成第一绝缘层。用接触孔形成掩模腐蚀第一绝缘层以形成接触孔。在第一绝缘层上形成导电层，用导电层填满接触孔。腐蚀该导电层直到露出第一绝缘层的上表面为止。在第一绝缘层上形成第二绝缘层。可以形成没有空隙的接触销，同时通过平面化腐蚀第二和第一绝缘层来平面化衬底表面。

公开(公告)号：CN117352493A

公开(公告)日：2024-01-05

申请号：CN202310811938.0

申请日：2023-07-04

Applicant: 三星电子株式会社

Inventor： 李洋熙 ,  权炳昊 ,  朴钟爀 ,  尹普彦 ,  尹一永 ,  洪锡俊

IPC: H01L23/538 ,  H10B12/00

Abstract: 提供了一种包括互连结构的半导体器件。该半导体器件包括：下结构；中间绝缘结构，该中间绝缘结构位于下结构上；中间互连结构，该中间互连结构穿透中间绝缘结构；上绝缘结构，该上绝缘结构位于中间绝缘结构和中间互连结构上；以及上导电图案，该上导电图案穿透上绝缘结构并且电连接到中间互连结构，其中，中间绝缘结构包括中间蚀刻停止层和在该中间蚀刻停止层上的中间绝缘层，该中间绝缘层包括第一中间材料层和第二中间材料层，该第二中间材料层的上表面与第一中间材料层的上表面共面，该中间互连结构穿透第一中间材料层和中间蚀刻停止层，并且第一中间材料层的材料的介电常数高于第二中间材料层的材料的介电常数。

公开(公告)号：CN109256370B

公开(公告)日：2023-09-05

申请号：CN201810762262.X

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 李洋熙 ,  朴钟爀 ,  申忠燮 ,  吴孝真 ,  尹普彦 ,  尹一永

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48

Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。

公开(公告)号：CN116568035A

公开(公告)日：2023-08-08

申请号：CN202310089082.0

申请日：2023-01-29

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  尹普彦 ,  张气薰

IPC: H10B41/30 ,  H10B41/27 ,  H10B43/30 ,  H10B43/27

Abstract: 一种半导体器件，包括：外围电路结构，包括衬底、在衬底上的电路元件、电连接到电路元件的连接图案及在电路元件上的外围绝缘结构；存储单元结构，在外围电路结构上，包括彼此交替堆叠的层间绝缘层和栅电极、上布线；以及贯通接触插塞，将上布线电连接到上连接图案，上连接图案相对于衬底的提供基底参考面的上表面处于连接图案的最上位置处，其中外围电路结构还包括在上连接图案上的坝结构，外围绝缘结构包括在电路元件上和上连接图案的侧表面上的第一绝缘层、以及顺序堆叠在第一绝缘层上的第二绝缘层、封盖层和第三绝缘层，其中坝结构穿过第二绝缘层并接触上连接图案，并且贯通接触插塞包括穿过坝结构并接触上连接图案的下部和在下部上的上部。

公开(公告)号：CN111430308B

公开(公告)日：2023-07-18

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H10B12/00 ,  H10B61/00 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。

公开(公告)号：CN108231689B

公开(公告)日：2023-04-18

申请号：CN201711281149.1

申请日：2017-12-06

Applicant: 三星电子株式会社

Inventor： 裵起浩 ,  金载皙 ,  金镐永 ,  尹普彦 ,  李暻泰 ,  金官性 ,  朴恩智

IPC: H01L21/8238 ,  H01L27/092 ,  H10B10/00

Abstract: 一种制造半导体器件的方法包括：在衬底上形成沿第一方向延伸并沿第二方向彼此间隔开的栅电极；在所述栅电极上形成封盖图案；形成填充相邻栅电极之间的空间的层间电介质层；在所述层间电介质层上形成具有开口的硬掩模，所述开口选择性地暴露第二封盖图案至第四封盖图案；使用所述硬掩模作为蚀刻掩模在所述第二栅电极和第三栅电极之间以及所述第三栅电极和第四栅电极之间的所述层间电介质层中形成孔；在所述孔中形成阻挡层和导电层；执行第一平坦化以暴露所述硬掩模；执行第二平坦化以暴露所述阻挡层的覆盖第二封盖图案至第四封盖图案的部分；以及执行第三平坦化以完全暴露所述第一封盖图案至第四封顶图案。

公开(公告)号：CN111715584A

公开(公告)日：2020-09-29

申请号：CN202010200041.0

申请日：2020-03-20

Applicant: 三星电子株式会社

Inventor： 崔承勋 ,  具滋应 ,  N·U·金 ,  徐贤教 ,  严泰民 ,  尹普彦 ,  郑润澈

IPC: B08B3/02 ,  B08B13/00 ,  H01L21/67

Abstract: 提供了一种衬底清洁设备和包括其的衬底处理系统。所述衬底清洁设备包括支承衬底的衬底支架、摆动体、头部、第一清洁液体供应结构和第二清洁液体供应结构。摆动体在衬底的主表面上沿着扫描线移动。头部耦接至摆动体，并且包括面对衬底支架的垫附接表面。第一清洁液体供应结构耦接至摆动体，并且将第一清洁液体喷洒至衬底的主表面上。第二清洁液体供应结构将第二清洁液体喷洒至衬底的主表面上。缓冲垫附接于垫附接表面。

公开(公告)号：CN111490048A

公开(公告)日：2020-08-04

申请号：CN201911270314.2

申请日：2019-12-12

Applicant: 三星电子株式会社

Inventor： 崔承勋 ,  具滋应 ,  金官性 ,  金保延 ,  金完敦 ,  尹普彦 ,  任廷爀 ,  全艺伶

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11531 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573

Abstract: 一种半导体器件和制造半导体器件的方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；层间绝缘层，位于所述半导体衬底上，所述层间绝缘层包括：第一开口，所述第一开口在所述第一区域上，并且具有第一宽度；以及第二开口，所述第二开口在所述第二区域上，并且具有第二宽度，所述第二宽度大于所述第一宽度；至少一个第一金属图案，所述至少一个第一金属图案填充所述第一开口；第二金属图案，所述第二金属图案位于所述第二开口中；以及填充图案，所述填充图案在所述第二开口中位于所述第二金属图案上，其中，所述至少一个第一金属图案和所述第二金属图案均包括相同的第一金属材料，所述填充图案由非金属材料形成。

公开(公告)号：CN111430308A

公开(公告)日：2020-07-17

申请号：CN202010027445.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 朴慧圣 ,  朴钟爀 ,  裵珍宇 ,  尹普彦 ,  尹一永 ,  崔捧植

IPC: H01L21/8242 ,  H01L21/8239 ,  H01L27/22 ,  H01L23/544

Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。