-
公开(公告)号：CN108231689B
公开(公告)日：2023-04-18
申请号：CN201711281149.1
申请日：2017-12-06
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H10B10/00
Abstract: 一种制造半导体器件的方法包括：在衬底上形成沿第一方向延伸并沿第二方向彼此间隔开的栅电极；在所述栅电极上形成封盖图案；形成填充相邻栅电极之间的空间的层间电介质层；在所述层间电介质层上形成具有开口的硬掩模，所述开口选择性地暴露第二封盖图案至第四封盖图案；使用所述硬掩模作为蚀刻掩模在所述第二栅电极和第三栅电极之间以及所述第三栅电极和第四栅电极之间的所述层间电介质层中形成孔；在所述孔中形成阻挡层和导电层；执行第一平坦化以暴露所述硬掩模；执行第二平坦化以暴露所述阻挡层的覆盖第二封盖图案至第四封盖图案的部分；以及执行第三平坦化以完全暴露所述第一封盖图案至第四封顶图案。
-
公开(公告)号：CN110729278A
公开(公告)日：2020-01-24
申请号：CN201910588532.4
申请日：2019-07-01
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L27/088 , H01L21/8234
Abstract: 一种半导体器件可以包括：在包括第一区域和第二区域在内的衬底的第一区域上的栅电极结构；覆盖栅电极结构的上表面的封盖结构，封盖结构包括封盖图案以及覆盖封盖图案的下表面和侧壁的第一蚀刻停止图案；在衬底的第二区域上的对准标记，对准标记包括绝缘材料；以及在衬底的第二区域上的填充结构，填充结构覆盖对准标记的侧壁，并且包括第一填充图案、覆盖第一填充图案的下表面和侧壁的第二填充图案以及覆盖第二填充图案的下表面和侧壁的第二蚀刻停止图案。
-
公开(公告)号：CN110729278B
公开(公告)日：2025-04-18
申请号：CN201910588532.4
申请日：2019-07-01
Applicant: 三星电子株式会社
IPC: H01L23/544 , H10D84/83 , H10D84/03
Abstract: 一种半导体器件可以包括：在包括第一区域和第二区域在内的衬底的第一区域上的栅电极结构；覆盖栅电极结构的上表面的封盖结构，封盖结构包括封盖图案以及覆盖封盖图案的下表面和侧壁的第一蚀刻停止图案；在衬底的第二区域上的对准标记，对准标记包括绝缘材料；以及在衬底的第二区域上的填充结构，填充结构覆盖对准标记的侧壁，并且包括第一填充图案、覆盖第一填充图案的下表面和侧壁的第二填充图案以及覆盖第二填充图案的下表面和侧壁的第二蚀刻停止图案。
-
公开(公告)号：CN108231689A
公开(公告)日：2018-06-29
申请号：CN201711281149.1
申请日：2017-12-06
Applicant: 三星电子株式会社
IPC: H01L21/8238 , H01L27/092 , H01L27/11 , H01L21/8244
CPC classification number: H01L21/823475 , H01L21/3212 , H01L21/7684 , H01L21/76897 , H01L21/823418 , H01L21/823425 , H01L21/823437 , H01L23/5226 , H01L29/66545 , H01L21/823871 , H01L27/092 , H01L27/1104 , H01L27/1116
Abstract: 一种制造半导体器件的方法包括：在衬底上形成沿第一方向延伸并沿第二方向彼此间隔开的栅电极；在所述栅电极上形成封盖图案；形成填充相邻栅电极之间的空间的层间电介质层；在所述层间电介质层上形成具有开口的硬掩模，所述开口选择性地暴露第二封盖图案至第四封盖图案；使用所述硬掩模作为蚀刻掩模在所述第二栅电极和第三栅电极之间以及所述第三栅电极和第四栅电极之间的所述层间电介质层中形成孔；在所述孔中形成阻挡层和导电层；执行第一平坦化以暴露所述硬掩模；执行第二平坦化以暴露所述阻挡层的覆盖第二封盖图案至第四封盖图案的部分；以及执行第三平坦化以完全暴露所述第一封盖图案至第四封顶图案。
-
-
-
Search Results
4
records
(took 0.023 seconds)
