公开(公告)号：CN1114942C

公开(公告)日：2003-07-16

申请号：CN99107204.9

申请日：1999-05-07

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  洪锡智

IPC: H01L21/768

CPC classification number: H01L21/7684 ,  H01L21/3212 ,  H01L21/32136 ,  H01L21/76819

Abstract: 一种用于在集成电路中形成接触销且同时平面化衬底表面的方法，首先，在其中具有多个扩散区的半导体衬底上形成导电结构。在包括导电结构的半导体衬底上形成第一绝缘层。用接触孔形成掩模腐蚀第一绝缘层以形成接触孔。在第一绝缘层上形成导电层，用导电层填满接触孔。腐蚀该导电层直到露出第一绝缘层的上表面为止。在第一绝缘层上形成第二绝缘层。可以形成没有空隙的接触销，同时通过平面化腐蚀第二和第一绝缘层来平面化衬底表面。

公开(公告)号：CN1107346C

公开(公告)日：2003-04-30

申请号：CN98117446.9

申请日：1998-08-28

Applicant: 三星电子株式会社

Inventor： 金昶圭 ,  洪锡智

IPC: H01L21/82 ,  H01L21/31 ,  H01L21/311

CPC classification number: H01L27/10894 ,  H01L21/31053 ,  H01L21/316 ,  H01L21/31612 ,  H01L21/31625 ,  H01L27/10811 ,  H01L27/10852

Abstract: 公开了一种制造半导体器件的方法，通过在DRAM单元区内形成电容并在平面化之前淀积第一绝缘层之后在逻辑区内形成高度与电容类似的金属互连能使DRAM和逻辑区之间的台阶最小化。虽然第二绝缘层淀积在衬底上，但由于在逻辑区内形成金属互连可以使DRAM单元区和逻辑区之间的台阶最小化。由此，虽然仅使用CMP或深腐蚀工艺，可以进行第二绝缘层的平面化。

公开(公告)号：CN1210365A

公开(公告)日：1999-03-10

申请号：CN98117446.9

申请日：1998-08-28

Applicant: 三星电子株式会社

Inventor： 金昶圭 ,  洪锡智

IPC: H01L21/82 ,  H01L21/31 ,  H01L21/311

CPC classification number: H01L27/10894 ,  H01L21/31053 ,  H01L21/316 ,  H01L21/31612 ,  H01L21/31625 ,  H01L27/10811 ,  H01L27/10852

Abstract: 公开了一种制造半导体器件的方法,通过在DRAM单元区内形成电容并在平面化之前淀积第一绝缘层之后在逻辑区内形成高度与电容类似的金属互连能使DRAM和逻辑区之间的台阶最小化。虽然第二绝缘层淀积在衬底上,但由于在逻辑区内形成金属互连可以使DRAM单元区和逻辑区之间的台阶最小化。由此,虽然仅使用CMP或深腐蚀工艺,可以进行第二绝缘层的平面化。

公开(公告)号：CN1110071C

公开(公告)日：2003-05-28

申请号：CN98114960.X

申请日：1998-05-17

Applicant: 三星电子株式会社

Inventor： 金昶圭 ,  崔志铉 ,  洪锡智

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/302

CPC classification number: H01L21/31055

Abstract: 一种平面化半导体基片的方法，利用半导体基片上绝缘体腐蚀选择性的差别。该方法包括的步骤是：湿法腐蚀凸出区上部边缘的第二和第一绝缘层直到第一绝缘层的部分在上部边缘露出为止；在第一和第二绝缘层上形成第三绝缘层；湿法腐蚀第三和第二绝缘层直到第一绝缘层的上部表面露出为止。湿法腐蚀期间，第二绝缘层的腐蚀要比第三绝缘层快。借助这种方法，半导体基片具有平的表面。

公开(公告)号：CN1235373A

公开(公告)日：1999-11-17

申请号：CN99107204.9

申请日：1999-05-07

Applicant: 三星电子株式会社

Inventor： 尹普彦 ,  洪锡智

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/302 ,  H01L21/70

CPC classification number: H01L21/7684 ,  H01L21/3212 ,  H01L21/32136 ,  H01L21/76819

Abstract: 一种用于在集成电路中形成接触芯柱且同时平面化衬底表面的方法,首先,在其中具有多个扩散区的半导体衬底上形成导电结构。在包括导电结构的半导体衬底上形成第一绝缘层。用接触孔形成掩模腐蚀第一绝缘层以形成接触孔。在第一绝缘层上形成导电层,用导电层填满接触孔。腐蚀该导电层直到露出第一绝缘层的上表面为止。在第一绝缘层上形成第二绝缘层。可以形成没有空隙的接触芯柱,同时通过平面化腐蚀第二和第一绝缘层来平面化衬底表面。

公开(公告)号：CN1204866A

公开(公告)日：1999-01-13

申请号：CN98114960.X

申请日：1998-05-17

Applicant: 三星电子株式会社

Inventor： 金昶圭 ,  崔志铉 ,  洪锡智

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/302

CPC classification number: H01L21/31055

Abstract: 一种平面化半导体基片的方法,利用半导体基片上绝缘体腐蚀选择性的差别。该方法包括的步骤是:湿法腐蚀凸出区上部边缘的第二和第一绝缘层直到第一绝缘层的部分在上部边缘露出为止;在第一和第二绝缘层上形成第三绝缘层;湿法腐蚀第三和第二绝缘层直到第一绝缘层的上部表面露出为止。湿法腐蚀期间,第二绝缘层的腐蚀要比第三绝缘层快。借助这种方法,半导体基片具有平的表面。