-
公开(公告)号：CN109994140B
公开(公告)日：2023-11-28
申请号：CN201910358687.9
申请日：2019-04-30
Applicant: 苏州大学
Abstract: 本发明公开了一种阻类存储器预放大灵敏放大电路，通过将第一反相器和第二反相器组成放大器锁存结构，其中，第一传输门的输入端连接到第一位线BL，第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，第二传输门的输入端连接到第二位线BLB，第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，NMOS管MN3的漏极接地，NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，反相器的输入端接使能信号Ven；第一传输门和第二传输门均由使能信号Ven和Venb进行控制。本发明能够有效增加阻类存储器灵敏放大的预放大能力。
-
公开(公告)号：CN112489717B
公开(公告)日：2023-09-01
申请号：CN202011228067.2
申请日：2020-11-06
Applicant: 苏州大学
Abstract: 本发明公开了一种基于蕴含逻辑的自容错忆阻存储器单元纠错方法，包括如下步骤：步骤一、在对存储器单元进行下一次写操作之前，预读取存储器单元的节点电压并判定失效种类，当预读取结果为写“0”失效时，进入步骤二，当预读取结果为写“1”失效时，进入步骤三；步骤二、将写“0”失效信号作为写“0”失效纠正使能信号传输到单元写入电路，写“0”失效操作为WL端给高电平，DL端给高电平，BL、CL端均给低电平，使得存储器单元状态循环回归正常；步骤三、忽略写“1”失效信号，不作任何处理。本发明能够利用存储器单元自身读取与状态判定的优势，对存储出错的单元进行状态修正。
-
公开(公告)号：CN112489717A
公开(公告)日：2021-03-12
申请号：CN202011228067.2
申请日：2020-11-06
Applicant: 苏州大学
Abstract: 本发明公开了一种基于蕴含逻辑的自容错忆阻存储单元纠错方法，包括如下步骤：步骤一、在对存储器单元进行下一次写操作之前，预读取存储器单元的节点电压并判定失效种类，当预读取结果为写“0”失效时，进入步骤二，当预读取结果为写“1”失效时，进入步骤三；步骤二、将写“0”失效信号作为写“0”失效纠正使能信号传输到单元写入电路，写“0”失效操作为WL端给高电平选通单元，DL端给高电平，BL、CL端均给低电平，使得存储器单元状态循环回归正常；步骤三、忽略写“1”失效信号，不作任何处理。本发明能够利用存储器单元自身读取与状态判定的优势，对存储出错的单元进行状态修正。
-
-
公开(公告)号：CN108665923A
公开(公告)日：2018-10-16
申请号：CN201810090265.3
申请日：2018-01-30
Applicant: 苏州大学
IPC: G11C11/419
Abstract: 本发明公开了一种SRAM存储器，包括跟踪时钟发生器以及对称分布的两个SRAM阵列，每个SRAM阵列的上部均设有一跟踪行，外侧均设有一跟踪列，每个SRAM阵列的上方位于跟踪行的外侧设有一时序追踪单元dummy cell，每个SRAM阵列的下方设有一dummy SA读出放大器，跟踪时钟发生器的输出端INTERNAL-CLK分别经两条穿过跟踪行的跟踪字线与两侧的时序追踪单元dummy cell连接，每个时序追踪单元dummy cell经一条穿过跟踪列的跟踪位线与dummy SA读出放大器连接，dummy SA读出放大器的输出端经一判决器连接到跟踪时钟发生器的输入端，还包括基于dummy SA读出放大器的PBTI保护电路。本发明不仅能降低存储器由于跟踪路径导致失效的概率，增加追踪操作的准确性，还能消除PBTI效应的影响，提高电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN108511022A
公开(公告)日：2018-09-07
申请号：CN201810257784.4
申请日：2018-03-27
Applicant: 苏州大学
Abstract: 本发明公开了一种基于串联晶体管型的改进的差分架构Nor flash存储单元及存储器，包括对称分布的第一、第二两管串联型Nor flash单元，第一两管串联型Nor flash单元包括PMOS晶体管M1和浮栅晶体管M2，第二两管串联型Nor flash单元包括PMOS晶体管M3和浮栅晶体管M4，第一、第二两管串联型Nor flash单元上接位线BL控制电路模块和灵敏放大电路模块，下接源线SL控制电路模块，PMOS晶体管M1和M3的漏极作为存储单元的两根位线，浮栅晶体管M2和M4的控制栅作为存储单元的两根字线，源极作为存储单元的两根源线；还包括跨接在两根位线的公共端以及PMOS晶体管M1和M3的栅极的公共端之间的NBTI恢复电路。本发明能有效改善NBTI效应的影响，极大增加存储单元的可靠性及存储寿命。
-
公开(公告)号：CN106653072A
公开(公告)日：2017-05-10
申请号：CN201710063682.4
申请日：2017-02-03
Applicant: 苏州大学
IPC: G11C7/06
CPC classification number: G11C7/06
Abstract: 本发明公开了一种伪器件辅助灵敏放大器电路，其包括第一反相器、第二反相器、第三反相器、第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管，所述第一反相器的输出端连接到第二反相器的输入端，所述第二反相器的输出端连接到第一反相器的输入端，还包括伪器件第二NMOS晶体管和第三NMOS晶体管，所述第二NMOS晶体管的源极和漏极均连接到第一反相器的输出端，所述第三NMOS晶体管的源极和漏极均连接到第二反相器的输出端，所述第二NMOS晶体管和第三NMOS晶体管的栅极均连接到第三反相器的输入端。本发明有效地改进传统灵敏放大器由于电容耦合减少初始压差的影响，提升灵敏放大器的良率和速度，同时不影响原电路版图的面积。
-
公开(公告)号：CN102982845B
公开(公告)日：2016-07-20
申请号：CN201210506423.1
申请日：2012-11-30
Applicant: 苏州大学
Abstract: 本发明公开提供了一种电子可编程熔丝电路，所述电子可编程熔丝电路中，电路单元只包括熔丝单元和第一薄氧MOS管，每一列电路单元共用一个厚氧MOS管，与现有技术相比，极大的减小了厚氧MOS管的数量，解决了现有技术中每个电路单元均需采用厚氧MOS管而导致的占用电路面积的问题。
-
公开(公告)号：CN102982845A
公开(公告)日：2013-03-20
申请号：CN201210506423.1
申请日：2012-11-30
Applicant: 苏州大学
Abstract: 本发明公开提供了一种电子可编程熔丝电路，所述电子可编程熔丝电路中，电路单元只包括熔丝单元和第一薄氧MOS管，每一列电路单元共用一个厚氧MOS管，与现有技术相比，极大的减小了厚氧MOS管的数量，解决了现有技术中每个电路单元均需采用厚氧MOS管而导致的占用电路面积的问题。
-
公开(公告)号：CN211239809U
公开(公告)日：2020-08-11
申请号：CN202020113127.5
申请日：2020-01-19
Applicant: 苏州大学
IPC: H03K3/3562 , H03K3/01
Abstract: 本实用新型公开了一种基于阻类存储器的电平触发D触发器电路，包括一MOSFET管，第一忆阻器、电阻、第一反相器和第二反相器；MOSFET管的源极电性连接输入信号，MOSFET管的栅极电性连接时钟脉冲信号，MOSFET管的漏极分别电性连接到第一忆阻器的正极、电阻的一端和第一反相器的输入端，第一反相器的输出端电性连接到第二反相器的输入端，第二反相器的输出端电性连接输出信号，第一忆阻器的负极电性连接到用于对其进行辅助置位的与非逻辑电路的输出端，与非逻辑电路的一个输入端电性连接输入信号，与非逻辑电路的另一个输入端电性连接时钟脉冲信号，电阻的另一端接地。本实用新型能够使得电路的结构更加简单、精炼，版图面积具有更大优势。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.02 seconds)
