-
公开(公告)号：CN118588544A
公开(公告)日：2024-09-03
申请号：CN202410633978.5
申请日：2024-05-21
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请提供了一种欧姆接触结构及其制备方法以及制得的碳化硅器件。该欧姆接触结构的制备方法包括：提供碳化硅衬底，碳化硅衬底具有相对的第一表面和第二表面，在第一表面上具有半导体器件；在碳化硅衬底的第二表面上形成金属层；采用第一沉积工艺在金属层背离碳化硅衬底的一侧形成吸收层，第一沉积工艺具有第一温度；采用第二沉积工艺在吸收层背离金属层的一侧形成阻挡层，第二沉积工艺具有第二温度，第一温度小于第二温度；由于第一温度小于第二温度，使得吸收层的致密性小于阻挡层的致密性，吸收层会将碳化硅衬底在退火时析出的碳进行吸收，若吸收层已经饱和不再吸收碳，阻挡层的致密性高也会将析出的碳进行阻挡，进而提高欧姆接触结构的性能。
-
公开(公告)号：CN118588532A
公开(公告)日：2024-09-03
申请号：CN202410633665.X
申请日：2024-05-21
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/02 , H01L21/683 , H01L21/67
Abstract: 本发明提供了一种晶圆片加工方法及加工装置，包括：将膜层贴设在晶圆片的第一表面处，并对晶圆片进行减薄处理；在对晶圆片进行减薄处理后，沿膜层的厚度方向对膜层的至少部分进行刺入操作；对晶圆片的第二表面进行挤压操作，以使膜层在膜层的受刺入部位处形成贯通膜层的厚度方向的刺穿孔；其中，第一表面和第二表面分别位于晶圆片的两侧。通过本发明提供的技术方案，能够解决现有技术中的膜层应力累积导致晶圆片翘曲较大而使得出料时碎片风险较高的技术问题。
-
公开(公告)号：CN119871693A
公开(公告)日：2025-04-25
申请号：CN202411913939.7
申请日：2024-12-24
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: B28D5/00 , H01L21/304 , H01L21/78
Abstract: 本发明公开的SiC基器件划片裂片方法及其制作的SiC基器件，属于半导体加工技术领域。所述方法用于将包括SiC衬底、正面工艺层及正面金属图形层的晶圆结构分割为多个Die；包括：S1、晶圆背面贴膜，并根据预设切割线对晶圆正面进行开槽操作；S2、晶圆正面贴膜，并根据预设切割线对晶圆背面进行划片操作；S3、晶圆背面贴膜并进行正面裂片操作；S4、进行晶圆扩膜操作。本发明通过先在正面开槽后再在背面划片的工艺，使得晶圆正面和背面均形成割道，更便于裂片操作，避免裂片时因正面没有割道而导致挤压碎片的情形，从而提升良品率；而且，晶圆正面和背面的割道都不需要加工的太深，可以有效缓减刀轮过热及磨损消耗，从而提升划片裂片效率。
-
公开(公告)号：CN119069537B
公开(公告)日：2025-03-07
申请号：CN202411565542.3
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H10D30/66 , H10D62/822 , H10D30/01
Abstract: 本申请公开了一种MOS器件及其制备方法，该MOS器件包括：衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，MOS器件还包括：至少一个源区结构，源区结构包括第一重掺杂区、第二重掺杂区和第一体区，第一重掺杂区和第一体区具有第一掺杂类型，第二重掺杂区具有第二掺杂类型，第一体区至少位于第一重掺杂区和第二重掺杂区靠近衬底的一侧，第一体区与漂移层具有不同的半导体材料；栅极结构，栅极结构包括栅极和第一栅介质，第一栅介质至少位于栅极与源区结构之间，其中，第一栅介质至少与第一体区和第二重掺杂区接触。以解决相关技术中MOS器件的沟道迁移率低的问题。
-
公开(公告)号：CN119069538B
公开(公告)日：2025-03-04
申请号：CN202411565547.6
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请公开了一种MOS器件及其制备方法，包括至少一个元胞结构，元胞结构包括：衬底；漂移层，位于衬底的一侧；第一源区结构，位于漂移层背离衬底的一侧；第二源区结构，位于漂移层背离衬底的一侧，且第一源区结构背离衬底的一侧表面位于第二源区结构靠近衬底一侧的表面中；屏蔽区，位于漂移层和第二源区结构之间，屏蔽区包括多个第一屏蔽区，第一屏蔽区沿第一方向间隔分布，第一方向为衬底指向漂移层的方向。多个第一屏蔽区沿着第一方向的方向分别对器件中的载流子进行耗尽，进而降低了MOS器件中的内建电场，使得器件更加稳定，进而解决了相关技术中由于MOS器件在拐角处电场集中，易导致被击穿的问题。
-
Patent Agency Ranking
公开(公告)号：CN119361479A
公开(公告)日：2025-01-24
申请号：CN202411477514.6
申请日：2024-10-22
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明实施例涉及半导体刻蚀领域，公开了一种半导体刻蚀监测方法、装置、设备和存储介质，包括：确定晶圆的光谱图像数据中每一像素点的光谱向量；选取刻蚀层一像素点确定为第一基准像素点，且确定第一基准像素点对应的光谱向量为第一基准向量；将光谱图像数据中每一像素点的光谱向量与第一基准向量进行相似度对比，确定光谱图像数据中刻蚀层与终止层的分布区域；针对终止层的分布区域，从多个光谱波段中选取符合预设条件的光谱波段范围确定为终止层的特征谱段；基于终止层的特征谱段，对待刻蚀晶圆的刻蚀终点进行监测。本申请解决了在实际工艺中造成刻蚀终点监测不准的问题，根据终止层的特征谱段对刻蚀终点监测，提高刻蚀终点监测的准确性。
-
公开(公告)号：CN118866973B
公开(公告)日：2024-12-31
申请号：CN202411342996.4
申请日：2024-09-25
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/07 , H01L21/336
Abstract: 本申请公开了一种MOS器件及其制备方法，包括衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，源区结构设置在漂移层中且由第一表面指向衬底的方向延伸，源区结构包括第一注入区、第二注入区和多个第三注入区，第一注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸，第一注入区具有第一侧面和第二侧面，第二注入区分别与第一注入区的底面和第一侧面接触，第三注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸，且第三注入区与第二侧面接触，至少一个第三注入区的底面与漂移层接触，第一注入区具有第一掺杂类型，第二注入区和第三注入区具有第二掺杂类型。以解决相关技术中外接FRD导致的MOS器件可靠性较低的问题。
-
公开(公告)号：CN119069537A
公开(公告)日：2024-12-03
申请号：CN202411565542.3
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/165 , H01L21/336
Abstract: 本申请公开了一种MOS器件及其制备方法，该MOS器件包括：衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，MOS器件还包括：至少一个源区结构，源区结构包括第一重掺杂区、第二重掺杂区和第一体区，第一重掺杂区和第一体区具有第一掺杂类型，第二重掺杂区具有第二掺杂类型，第一体区至少位于第一重掺杂区和第二重掺杂区靠近衬底的一侧，第一体区与漂移层具有不同的半导体材料；栅极结构，栅极结构包括栅极和第一栅介质，第一栅介质至少位于栅极与源区结构之间，其中，第一栅介质至少与第一体区和第二重掺杂区接触。以解决相关技术中MOS器件的沟道迁移率低的问题。
-
公开(公告)号：CN119008525A
公开(公告)日：2024-11-22
申请号：CN202410972759.X
申请日：2024-07-19
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了一种去掉碳化硅晶圆背面氧化层的方法，包括对碳化硅晶圆的正面进行正面工艺加工，在碳化硅晶圆的正面贴膜。采用腐蚀法去除碳化硅晶圆背面的氧化物，去除碳化硅晶圆正面的薄膜，得到去除氧化物后晶圆。对去除氧化物后晶圆的背面进行减薄，得到减薄后晶圆。由于在碳化硅晶圆的正面贴膜，可以防止在去除氧化物的过程中腐蚀掉正面膜层。在减薄加工之前，先去除碳化硅晶圆背面的氧化物，可以降低减薄工艺的磨损比。相比于采用研磨的方式去除碳化硅晶圆背面的氧化物，采用腐蚀法去除碳化硅晶圆背面的氧化物，可以提高去除氧化物的效率，避免碳化硅晶圆产生较大的翘曲。
-
公开(公告)号：CN118919521A
公开(公告)日：2024-11-08
申请号：CN202410979898.5
申请日：2024-07-22
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/544 , G09F3/02
Abstract: 本发明提供一种半导体器件及其制作方法。半导体器件包括：半导体衬底；位于所述半导体衬底沿第一方向的一侧的防伪结构，所述防伪结构包括沿所述第一方向层叠的多层干涉层，所述干涉层中具有防伪图案，相邻所述干涉层的折射率不相同；其中，所述第一方向垂直于所述半导体衬底的表面。所述半导体器件的可靠度提高。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.047 seconds)
