一种抗单粒子翻转的掉电数据保持触发器电路

    公开(公告)号:CN114785323A

    公开(公告)日:2022-07-22

    申请号:CN202210345659.5

    申请日:2022-03-31

    Abstract: 本发明公开了一种抗单粒子翻转的掉电数据保持触发器电路,包括:主锁存器电路,用于根据接收到的输入数据信号D和互补时钟信号,输出两路数据信号D_SAVE_1/2;具备掉电贮存功能的从锁存器电路,用于根据接收到的两路数据信号D_SAVE_1/2、互补时钟信号和互补贮存信号,输出两路输出数据信号OUTPUT1/2;输出驱动级缓冲器,用于根据接收到的OUTPUT1或OUTPUT2,生成总输出信号Q;第一反相器,用于输出反相时钟信号CKN;第二反相器,用于输出反相贮存使能信号SAVEN。本发明降低了因单粒子翻转效应造成的电路正常工作和掉电保持状态下存储的数据和状态发生错误的概率,实现掉电数据保持触发器电路在低功耗宇航集成电路中的应用。

    一种非易失性存储阵列的软错误检测方法及装置

    公开(公告)号:CN113791737A

    公开(公告)日:2021-12-14

    申请号:CN202111079679.4

    申请日:2021-09-15

    Abstract: 本发明提供一种非易失性存储阵列的软错误检测方法及装置,所述方法包括:获取第一存储单元的存储状态和对应的第二存储单元的存储状态;若判断获知所述第一存储单元的存储状态与对应的第二存储单元的存储状态相同,则终止读取操作;其中,所述第一存储单元与对应的第二存储单元是物理隔离的。所述装置用于执行上述方法。本发明实施例提供的非易失性存储阵列的软错误检测方法及装置,避免读取错误数据,提高了非易失性存储阵列的可靠性。

    一种减小输出信号下降时间的PECL发送器接口电路

    公开(公告)号:CN106656156B

    公开(公告)日:2020-12-08

    申请号:CN201611008894.4

    申请日:2016-11-14

    Abstract: 本发明涉及一种减小输出信号下降时间的PECL发送器接口电路,第一MOS管、第二MOS管和已有PECL发送器接口电路;第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极;第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端;第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极;第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。本发明利用交叉耦合对管为输出节点等效负载电容提供了一条额外的放电通路,减小了输出信号的下降时间,能够适用于高频率场合,驱动大电容负载。

    一种双时钟抗单粒子锁存器

    公开(公告)号:CN108199698A

    公开(公告)日:2018-06-22

    申请号:CN201711332471.2

    申请日:2017-12-13

    Abstract: 本发明公开了一种双时钟抗单粒子锁存器电路,其具有两路时钟输入信号,由两路完全相同时钟信号分别控制数据逻辑电路以及具有冗余节点的存储结构,可确保发生在单元内部单粒子瞬态事件时,不会发生单粒子翻转事件。对于发生在单元外部芯片时钟网络上的单粒子瞬态事件时,则可在时钟网络上实现一对滤波器驱动多个双时钟抗单粒子锁存器的时钟树结构,可消除来自于单元外时钟网络上单粒子瞬态脉冲。本发明有效降低单元内、外任意时钟节点以及多个时钟节点上产生单粒子瞬态脉冲的概率,且应用本发明锁存器的集成电路,抗单粒子瞬态加固电路(晶体管数量)的引入数量上要远小于传统加固设计,具有功耗低、速度快、面积小的低开销特点。

    一种延时可调的低功耗的上电复位电路

    公开(公告)号:CN120049871A

    公开(公告)日:2025-05-27

    申请号:CN202510072553.6

    申请日:2025-01-17

    Abstract: 本发明属于电子电路领域,具体涉及了一种延时可调的低功耗的上电复位电路,旨在解决现有的上电复位电路的面积开销较大,且RC延时结构实现毫秒级以上的延时较为困难的问题。本发明包括:阈值产生电路的输入端接电源电压,阈值产生电路的输出端连接施密特触发器的输入端;施密特触发器的输出端连接延时电路的第一输入端,延时电路的第二输入端连接外部时钟信号,延时电路的输出端向外部输出上电复位信号;阈值产生电路用于跟踪监测电源电压的变化,并在电源电压超过设定阈值后产生上电信号;施密特触发器电路用于对上电信号实现翻转阈值的调控并输出调控后的上电信号;延时电路用于实现对上电信号的延迟。本发明实现了对上电信号的延时调节。

    一种电路中的电迁移检查方法
    29.
    发明公开

    公开(公告)号:CN119067037A

    公开(公告)日:2024-12-03

    申请号:CN202411293619.6

    申请日:2024-09-14

    Abstract: 本发明公开了一种电路中的电迁移检查方法。本发明步骤:1、提前准备EM rule文件;2、在仿真中,将选定电路中每个节点的电流值进行存储以备后用;通过每个节点处的电流值,知道相邻两个节点间的金属导线的电流值;3、在仿真后,读取程序获取准备的EM rule文件,从文件中读取金属连线和通孔相关信息,包括最大、最小和平均电流密度信息,电流密度和温度、宽度的关系,以及每个通孔的最大电流,然后获取节点的电流值;计算每层金属连线的EM效应允许的最小宽度和通孔的最小个数;4、在LVS自带的版图识别文件中,添加识别信息,去抽取金属连线的长度、宽度和通孔个数。本发明在设计版图的过程中便能够同时进行EM检查,大大的节省设计风险和时间。

    一种高可靠实时自中断STT-MRAM写电路

    公开(公告)号:CN118748028A

    公开(公告)日:2024-10-08

    申请号:CN202410770393.8

    申请日:2024-06-14

    Abstract: 本发明涉及一种高可靠实时自中断STT‑MRAM写电路,由写电流通路和实时自中断写电流控制等模块组成。本发明所述的写电路适用于2T2MTJ存储单元结构,即采用2个Transistor和2个MTJ记录1bit数据;写电流通路由存储单元和外围电路组成,其中外围电路采用双电流镜结构,缓解STT写操作的电流、时间不对称问题;实时自中断写电流控制模块在确保写正确率、不启动读电路的情况下,缩短具体单元的写时间、降低写功耗,大大提高了存储单元的数据保持能力和使用寿命。本发明具有数据存储高可靠、写操作高效率、存储单元长寿命等优点,可作为高可靠、长寿命STT‑MRAM写电路设计的解决方案。

Patent Agency Ranking