-
公开(公告)号：CN103020007A
公开(公告)日：2013-04-03
申请号：CN201210574123.7
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。
-
公开(公告)号：CN102867100A
公开(公告)日：2013-01-09
申请号：CN201210380056.5
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种印制板CAD布局方法。根据本发明的印制板CAD布局方法包括：第一步骤：建立待布局印制板的板框，并加载待布局印制板的线网；第二步骤：对待布局印制板进行布局分析，以便对待布局印制板进行功能模块划分，从而将待布局印制板的布局划分成多个功能模块；第三步骤：判断多个功能模块中是否存在相同功能模块；在第三步骤的判定结果为肯定的情况下，执行第四步骤：针对所述相同功能模块建立复用模块原型，其中，所述复用模块原型在印制板实现了单个相同功能模块的布局；在第四步骤之后执行第五步骤：通过利用所述复用模块原型作为所述相同功能模块的局部布局结构，对待布局印制板进行布局。
-
公开(公告)号：CN101472403B
公开(公告)日：2011-11-09
申请号：CN200710160668.2
申请日：2007-12-26
Applicant: 无锡江南计算技术研究所
Abstract: 一种印刷线路板，具有第一至第N配线层，还包括：位于第一配线层上的至少一个第一类连接焊盘，用于电连接半导体封装件；位于第N-1层配线层上的至少一个第二类连接焊盘，与半导体封装件的信号引脚电连接；位于第N层配线层上的至少一个第三类连接焊盘，用于与半导体封装件的接地、电源引脚电连接；贯穿第一配线层至第N-1配线层的与第二类连接焊盘的位置一一对应的至少一个盲孔；贯穿第一配线层至第N配线层的与第三类连接焊盘的位置一一对应的至少一个通孔。所述印刷线路板使耦合电容设置在第三类连接焊盘中间，减小了半导体封装件的接地、电源引脚与耦合电容之间的距离，提高去耦电容的去耦效果。本发明还提供一种印刷线路板的制作方法。
-
公开(公告)号：CN101472403A
公开(公告)日：2009-07-01
申请号：CN200710160668.2
申请日：2007-12-26
Applicant: 无锡江南计算技术研究所
Abstract: 一种印刷线路板，具有第一至第N配线层，还包括：位于第一配线层上的至少一个第一类连接焊盘，用于电连接半导体封装件；位于第N－1层配线层上的至少一个第二类连接焊盘，与半导体封装件的信号引脚电连接；位于第N层配线层上的至少一个第三类连接焊盘，用于与半导体封装件的接地、电源引脚电连接；贯穿第一配线层至第N－1配线层的与第二类连接焊盘的位置一一对应的至少一个盲孔；贯穿第一配线层至第N配线层的与第三类连接焊盘的位置一一对应的至少一个通孔。所述印刷线路板使耦合电容设置在第三类连接焊盘中间，减小了半导体封装件的接地、电源引脚与耦合电容之间的距离，提高去耦电容的去耦效果。本发明还提供一种印刷线路板的制作方法。
-
公开(公告)号：CN113075257B
公开(公告)日：2023-04-07
申请号：CN202110445790.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种液冷冷板的冷却性能测试方法及装置，包括获取液冷冷板的流量范围、所需冷却的功耗范围，根据所述流量范围计算所述液冷冷板的流阻特性数据并输出流阻特性曲线；将所述液冷冷板安装至实验平台，运行所述实验平台上的负载组件，在所述功耗范围、所述流量范围内计算所述液冷冷板的热阻特性数据并输出热阻特性曲线；获取各液冷冷板的特性曲线，根据对比规则对比各板之间的特性曲线，确定最优板。本发明基于液冷冷板的流阻特性、热阻特性进行冷却性能的检测判定，可用于同类型液冷冷板之间的冷却性能标准检测判定、对比，也可用于不同类型液冷冷板之间的冷却性能的检测判定、对比。
-
Patent Agency Ranking
公开(公告)号：CN110620965B
公开(公告)日：2021-10-29
申请号：CN201910867711.1
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: H04L12/931 , H04L12/04
Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。
-
公开(公告)号：CN110727631A
公开(公告)日：2020-01-24
申请号：CN201910863825.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/08
Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近，使左中板、右中板能够形成一个面；在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件；在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件，使水平交换插件能够同时与左中板、右中板连接，在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件，使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度，降低节点与交换芯片互连传输距离，提高了互连速率。
-
公开(公告)号：CN110676185A
公开(公告)日：2020-01-10
申请号：CN201910865330.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种细节距BGA新型封装结构与滤波电容设计方法，其特征在于，包括以下步骤：（1）、设计BGA封装基板正面安装滤波电容；（2）、设计BGA封装引脚分配；（3）、设计封装基板背面的滤波电容布设区域。采用本新型BGA封装结构与滤波电容设计方法，解决了因细节距BGA封装焊球高度受限带来的封装电容布局难题，为细节距BGA封装增加了封装背面电容，有效降低了封装电源分配系统电源阻抗特性，达到提高封装电源完整性的目的。
-
公开(公告)号：CN103037614B
公开(公告)日：2015-10-07
申请号：CN201110300236.3
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种提高高速背板串扰性能的背板及其设计方法，所述设计方法包括：提供印制背板，在所述印制背板上形成多个布线层，对每一层布线层依次形成多个差分信号孔，以及在差分信号孔间布设差分信号线；将多组背板连接器安装到形成有多个布线层的印制背板上，将各背板连接器的针脚通过差分信号孔与差分信号孔对应的差分信号线相连接，将相同端口类型的背板连接器的针脚分配安装至一层或多层布线层上的差分信号线同侧的差分信号孔。本发明的背板及其设计方法，实现了每一层布线层上的顺流布线，保证了每一层布线层上的信号流动方向一致，从而有效地避免了高速信号在同层差分信号线之间的串扰，提高了高速信号的完整性，满足了对高速背板的串扰性能要求。
-
公开(公告)号：CN102821575B
公开(公告)日：2014-12-24
申请号：CN201210324820.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H05K7/10
Abstract: 本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括：第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线，划分成多个第一插件板印制线段；并且从第一安装位置向第一连接位置的方向依次减小多个第一插件板印制线段的阻抗。将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线，划分成多个第二插件板印制线段；并且从第二安装位置向第二连接位置的方向依次减小多个第二插件板印制线段的阻抗。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.056 seconds)
