公开(公告)号：CN110688094A

公开(公告)日：2020-01-14

申请号：CN201910861698.9

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 刘骁 ,  赵冠一 ,  张昆 ,  唐勇 ,  谢军 ,  朱巍 ,  王之辰

IPC: G06F7/72

Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。

公开(公告)号：CN102788952B

公开(公告)日：2015-04-08

申请号：CN201210325620.3

申请日：2012-09-05

Applicant: 无锡江南计算技术研究所

Inventor： 李强 ,  许晓红 ,  朱巍 ,  菅陆田 ,  谢军 ,  李峰 ,  宁永波

IPC: G01R31/28

Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

公开(公告)号：CN110727611A

公开(公告)日：2020-01-24

申请号：CN201910848710.2

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 李峰 ,  朱巍 ,  吴珊 ,  宁永波 ,  菅陆田 ,  谢军 ,  刘佳季

IPC: G06F12/0831 ,  G06F11/22

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的：一种带状态监测的可配置一致性验证系统，包含片上网络以及片上网络连接的核组，每个所述核组包含核心、存储控制器和访存一致性处理部件；所述核心用于生成与发送激励；所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心；所述核心还用于对所述结果进行验证；还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法，不仅能快速灵活的构建Cache一致性验证环境，且能动态实时的监测各个模块的状态。

公开(公告)号：CN110727584A

公开(公告)日：2020-01-24

申请号：CN201910850481.8

申请日：2019-09-10

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  朱巍 ,  宁永波 ,  李峰 ,  菅陆田 ,  谢军 ,  吴珊 ,  刘佳季

IPC: G06F11/36

Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。