-
公开(公告)号：CN102800650B
公开(公告)日：2016-05-04
申请号：CN201110363632.0
申请日：2011-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/522 , H01L23/3114 , H01L23/3171 , H01L23/525 , H01L24/13 , H01L2924/1305 , H01L2924/1306 , H01L2924/00
Abstract: 用于IC钝化结构的均匀度控制。本发明涉及半导体器件。半导体器件包括包含互连结构的晶片。互连结构包括多个通孔和多个互连线。半导体器件包括设置在互连结构之上的第一导电焊盘。第一导电焊盘电连接至互连结构。半导体器件包括设置在互连结构之上的多个第二导电焊盘。半导体器件包括设置在第一和第二导电焊盘之上并且至少部分地密封第一和第二导电焊盘的钝化层。半导体器件包括电连接至第一导电焊盘但是不与第二导电焊盘的导电端子电连接的导电端子。
-
公开(公告)号：CN102593076B
公开(公告)日：2015-09-02
申请号：CN201110148043.0
申请日：2011-05-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/564 , H01L23/585 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，上述密封环区围绕上述电路区。一密封环结构，设置于上述密封环区的上方，上述密封环结构具有一第一部分和位于上述第一部分上方的一第二部分，其中上述第一部分具有一宽度W1，上述第二部分具有一宽度W2，且上述宽度W1小于上述宽度W2。本发明可明显地提升封装工艺的良率。
-
公开(公告)号：CN103035579B
公开(公告)日：2015-08-26
申请号：CN201210193788.3
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/3142 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/76895 , H01L23/3114 , H01L23/5226 , H01L23/528 , H01L23/562 , H01L23/564 , H01L23/585 , H01L24/05 , H01L24/13 , H01L24/19 , H01L24/20 , H01L24/96 , H01L2224/02377 , H01L2224/0401 , H01L2224/04105 , H01L2224/05569 , H01L2224/05572 , H01L2224/12105 , H01L2224/131 , H01L2924/00014 , H01L2924/01029 , H01L2924/014 , H01L2224/05552
Abstract: 一种晶圆级芯片尺寸封装件(WLCSP)，包括具有触点焊盘的有源表面和侧面的半导体器件。模件覆盖该半导体器件的侧面。RDL结构包括电连接至触点焊盘并在半导体器件的有源表面上延伸的第一PPI线。UBM层在第一PPI线上方形成并与之电连接。密封环结构围绕模件上的半导体器件的上部外围延伸。该密封环结构包括与第一PPI线和UBM层中的至少一个在相同的水平上延伸的密封层。一种制造WLCSP的方法，包括通过在模制半导体器件上同时形成互连线和密封层，从而形成再布线层压结构。
-
公开(公告)号：CN103311219A
公开(公告)日：2013-09-18
申请号：CN201310058749.7
申请日：2013-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/552 , H01L21/02
CPC classification number: H01L23/5227 , H01L21/768 , H01L23/5225 , H01L23/552 , H01L23/585 , H01L24/03 , H01L24/11 , H01L28/10 , H01L2224/02351 , H01L2224/0401 , H01L2224/06515 , Y10T29/4902
Abstract: 提供了一种电感器器件和形成电感器器件的方法。在一些实施例中，电感器器件包括所设置的后钝化互连(PPI)层和凸块下金属化(UBM)层，每个都设置在衬底之上。PPI层形成线圈和伪焊盘。伪焊盘设置在线圈的大部分周围，以使线圈免受电磁干扰。UBM层的第一部分电连接至线圈并且被配置成与电连接件相接合。本发明还提供了一种用于后钝化互连的电感器。
-
公开(公告)号：CN103035579A
公开(公告)日：2013-04-10
申请号：CN201210193788.3
申请日：2012-06-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/3142 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/76895 , H01L23/3114 , H01L23/5226 , H01L23/528 , H01L23/562 , H01L23/564 , H01L23/585 , H01L24/05 , H01L24/13 , H01L24/19 , H01L24/20 , H01L24/96 , H01L2224/02377 , H01L2224/0401 , H01L2224/04105 , H01L2224/05569 , H01L2224/05572 , H01L2224/12105 , H01L2224/131 , H01L2924/00014 , H01L2924/01029 , H01L2924/014 , H01L2224/05552
Abstract: 一种晶圆级芯片尺寸封装件(WLCSP)，包括具有触点焊盘的有源表面和侧面的半导体器件。模件覆盖该半导体器件的侧面。RDL结构包括电连接至触点焊盘并在半导体器件的有源表面上延伸的第一PPI线。UBM层在第一PPI线上方形成并与之电连接。密封环结构围绕模件上的半导体器件的上部外围延伸。该密封环结构包括与第一PPI线和UBM层中的至少一个在相同的水平上延伸的密封层。一种制造WLCSP的方法，包括通过在模制半导体器件上同时形成互连线和密封层，从而形成再布线层压结构。
-
Patent Agency Ranking
公开(公告)号：CN102800650A
公开(公告)日：2012-11-28
申请号：CN201110363632.0
申请日：2011-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L23/522 , H01L23/3114 , H01L23/3171 , H01L23/525 , H01L24/13 , H01L2924/1305 , H01L2924/1306 , H01L2924/00
Abstract: 用于IC钝化结构的均匀度控制。本发明涉及半导体器件。半导体器件包括包含互连结构的晶片。互连结构包括多个通孔和多个互连线。半导体器件包括设置在互连结构之上的第一导电焊盘。第一导电焊盘电连接至互连结构。半导体器件包括设置在互连结构之上的多个第二导电焊盘。半导体器件包括设置在第一和第二导电焊盘之上并且至少部分地密封第一和第二导电焊盘的钝化层。半导体器件包括电连接至第一导电焊盘但是不与第二导电焊盘的导电端子电连接的导电端子。
-
公开(公告)号：CN115390197B
公开(公告)日：2024-09-06
申请号：CN202210142209.6
申请日：2022-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G02B6/42
Abstract: 本发明的实施例涉及一种半导体器件及其制造方法。半导体器件包括衬底。半导体器件还包括在衬底的第一侧上的波导。半导体器件还包括在衬底的与衬底的第一侧相对的第二侧上的光电探测器(PD)。半导体器件还包括将PD与波导光学连接的光贯通孔(OTV)，其中OTV从衬底的第一侧延伸穿过衬底到衬底的第二侧。
-
公开(公告)号：CN113156578B
公开(公告)日：2023-06-20
申请号：CN202110002382.1
申请日：2021-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: G02B6/10
Abstract: 本公开涉及半导体器件和制造方法。提供了光子器件和制造方法。在实施例中，利用填充材料和/或辅助波导，以便保护其他内部结构(例如，光栅耦合器)免受后续处理步骤的严格影响。通过在制造工艺期间的适当时间处使用这些结构，可以避免可能以其他方式干扰器件的制造工艺或器件的操作的损坏和碎屑。
-
公开(公告)号：CN113078125A
公开(公告)日：2021-07-06
申请号：CN202110246259.4
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L25/065 , H01L21/48 , H01L23/498
Abstract: 一种形成管芯堆叠件的方法，包括：将第一器件管芯接合至第二器件管芯；将第一器件管芯密封在第一密封剂中；在第二器件管芯上实施背面研磨工艺，以露出第二器件管芯中的贯穿通孔；以及形成位于第二器件管芯上的第一电连接器，以形成封装件。封装件包括第一器件管芯和第二器件管芯。该方法还包括将第一封装件密封在第二密封剂中；以及形成与第一封装件和第二密封剂重叠的互连结构。互连结构包括第二电连接器。根据本申请的其他实施例，还提供了管芯堆叠结构。
-
公开(公告)号：CN104485313B
公开(公告)日：2019-02-15
申请号：CN201410602989.3
申请日：2011-05-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种半导体装置。上述半导体装置包括一基板，包括一电路区和一密封环区，该密封环区围绕该电路区；一第一介电层，设置于该密封环区的上方，该第一介电层具有一底部和位于该底部上方的一顶部；一第二介电层，设置于该第一介电层的上方，其中该第一介电层和该第二介电层具有不同的介电常数；以及一密封环结构，内嵌于该第二介电层和该第一介电层的该顶部两者之中，其中该密封环结构并未延伸至该第一介电层的该底部中；以及一外部密封环结构，内嵌于该第二介电层和该第一介电层两者之中，该外部密封环结构围绕该密封环结构，且延伸至该第一介电层的该底部中。本发明可明显地提升封装工艺的良率。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.037 seconds)
