公开(公告)号：CN112447646B

公开(公告)日：2023-12-08

申请号：CN202010896773.8

申请日：2020-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  陈宪伟 ,  陈洁

IPC: H01L23/485 ,  H01L23/488 ,  H01L21/60

Abstract: 封装件包括第一管芯，该第一管芯包括第一金属化层，位于第一金属化层上的一个或多个第一接合焊盘通孔，其中，第一阻挡层在每个第一接合焊盘通孔和第一金属化层之间延伸横跨第一金属化层，位于，以及位于一个或多个第一接合焊盘通孔上的一个或多个第一接合焊盘，其中，第二阻挡层在第一接合焊盘和第一接合焊盘通孔之间延伸横跨每个第一接合焊盘通孔，以及包括一个或多个第二接合焊盘的第二管芯，其中，第二接合焊盘接合至第一管芯的第一接合焊盘。本申请的实施例涉及半导体器件和形成封装件的方法。

公开(公告)号：CN113517220A

公开(公告)日：2021-10-19

申请号：CN202110307241.0

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发

IPC: H01L21/768 ,  H01L23/528

Abstract: 半导体器件包括位于电路上方的第一钝化层和位于第一钝化层上方的导电焊盘，其中，导电焊盘电连接至电路。第二钝化层设置在导电焊盘和第一钝化层上方，并且具有第一开口和第二开口。第一开口暴露在导电焊盘下面延伸的层的上表面，并且第二开口暴露导电焊盘。第一绝缘层设置在第二钝化层上方并填充第一开口和第二开口。衬底通孔延伸穿过绝缘层、第二钝化层、钝化层和衬底。衬底通孔和第二钝化层的侧具有填充有第一绝缘层的间隙。导电通孔延伸穿过第一绝缘层并连接至导电焊盘。本申请的实施例还涉及制造半导体结构和半导体器件的方法。

公开(公告)号：CN112582378A

公开(公告)日：2021-03-30

申请号：CN202011011486.0

申请日：2020-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  陈宪伟 ,  陈洁 ,  詹森博 ,  叶松峯

IPC: H01L23/544 ,  H01L23/48 ,  H01L21/78

Abstract: 提供一种封装结构，包含由包封体横向地包封的至少一个管芯、接合膜以及内连线结构。接合膜位于包封体的第一侧上，且接合膜包含第一对准标记结构。封装结构进一步包含位于接合膜上的半导体材料块。内连线结构位于包封体的与第一侧相对的第二侧上，且内连线结构包含第二对准标记结构。第一对准标记结构的位置与第二对准标记结构的位置竖直地对准。

公开(公告)号：CN112530930A

公开(公告)日：2021-03-19

申请号：CN202010017306.3

申请日：2020-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  胡致嘉

IPC: H01L25/18 ,  H01L23/31

Abstract: 本发明实施例公开半导体封装。一种半导体封装包括集成电路、第一管芯及第二管芯。第一管芯包括第一接合结构及第一密封环。第一接合结构接合到集成电路且设置在第一管芯的第一侧处。第二管芯包括第二接合结构。第二接合结构接合到集成电路且设置在第二管芯的第一侧处。第一管芯的第一侧向第二管芯的第一侧。第一密封环的第一部分设置在第一侧与第一接合结构之间，且第一部分的宽度小于第一密封环的第二部分的宽度。

公开(公告)号：CN112447665A

公开(公告)日：2021-03-05

申请号：CN202010869970.0

申请日：2020-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟 ,  陈明发

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/31

Abstract: 本发明实施例提供半导体封装件。半导体封装件中的一个包含集成电路、管芯、包封体以及电感器。管芯接合到集成电路。包封体包封集成电路上方的管芯。电感器包含多个第一导电图案和多个第二导电图案。第一导电图案穿过包封体。第二导电图案安置在包封体的相对表面上方。第一导电图案和第二导电图案彼此电连接以形成具有两个端部的螺旋结构。

公开(公告)号：CN110660766A

公开(公告)日：2020-01-07

申请号：CN201910575233.7

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟

IPC: H01L23/482 ,  H01L21/60

Abstract: 半导体器件包括位于第一衬底上方的第一互连结构、位于第一互连结构上方的第一接合层、设置在第一接合层的第一区域中的多个第一接合焊盘，第一接合焊盘具有第一间距以及设置在第一接合层的第二区域中的多个第二接合焊盘，第二区域在第一接合层的第一边缘和第一区域之间延伸，第二接合焊盘具有第一间距，多个第二接合焊盘包括多对相邻的第二接合焊盘，其中，每个相应对的第二接合焊盘通过第一金属线连接。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN110660684A

公开(公告)日：2020-01-07

申请号：CN201910089333.9

申请日：2019-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟 ,  陈明发 ,  余振华

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31

Abstract: 一种形成封装件的方法包括将器件管芯接合到中介层晶圆，其中，中介层晶圆包括金属线和通孔；形成介电区以包围器件管芯；以及形成贯通孔以穿透介电区。贯通孔通过中介层晶圆中的金属线和通孔电连接到器件管芯；在介电区上形成聚合物层；以及形成电连接件。电连接件通过聚合物层中的导电部件电连接到贯通孔；以及锯切中介层晶圆以将封装件与其他封装件分离。本发明的实施例还涉及用于封装件集成的缓冲设计。

公开(公告)号：CN110634809A

公开(公告)日：2019-12-31

申请号：CN201811009855.5

申请日：2018-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈洁 ,  陈宪伟 ,  陈英儒

IPC: H01L23/31 ,  H01L23/544

Abstract: 本发明实施例公开多种三维集成电路(3DIC)结构。一种三维集成电路结构包括第一管芯以及结合到所述第一管芯的第二管芯。所述第一管芯包括第一集成电路区以及围绕所述第一集成电路区的第一密封环区，且具有位于所述第一集成电路区内的第一对准标记。所述第二管芯包括第二集成电路区以及围绕所述第二集成电路区的第二密封环区，且具有位于所述第二密封环区内且与所述第一对准标记对应的第二对准标记。

公开(公告)号：CN107871718B

公开(公告)日：2019-12-20

申请号：CN201710367857.0

申请日：2017-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴集锡 ,  叶德强 ,  陈宪伟 ,  陈洁

IPC: H01L23/31 ,  H01L25/065

Abstract: 一个实施例是一种方法，该方法包括在第一晶圆中形成第一无源器件，在第一晶圆的第一侧上方形成第一介电层，在第一介电层中形成多个第一接合焊盘，平坦化第一介电层和多个第一接合焊盘以使第一介电层和多个第一接合焊盘的顶面彼此齐平，将第一器件管芯混合接合至第一介电层和多个第一接合焊盘中的至少一些，并且将第一器件管芯密封在第一密封剂中。本发明的实施例还涉及半导体封装件及其形成方法。

公开(公告)号：CN105321913B

公开(公告)日：2018-10-26

申请号：CN201510001619.9

申请日：2015-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈英儒 ,  陈洁 ,  陈宪伟

IPC: H01L23/488 ,  H01L21/60

Abstract: 管芯包括金属焊盘、金属焊盘上方的钝化层和钝化层上方的聚合物层。金属柱位于金属焊盘的上方并且电连接至金属焊盘。金属环形件与金属柱共平面。聚合物层包括与金属柱和金属环形件共平面的部分。本发明还涉及器件管芯中的环形件结构。