-
公开(公告)号：CN111355901B
公开(公告)日：2025-02-28
申请号：CN202010184227.1
申请日：2020-03-14
Applicant: 北京大学深圳研究生院
Abstract: 本申请提供了一种光电传感器，包括光敏单元，配置为在曝光阶段接收入射光并产生光生电流，其具有光记忆功能，即入射光撤除后仍然在所述光敏单元内保持光生电流；以及存储单元，耦合到所述光敏单元，配置为在积分阶段将所述光生电流转化为光生电荷或光生电压并进行存储或保持，其中所述积分阶段至少包括曝光阶段结束后的预设时间段。本申请还提供了包括这种光电传感器的像素电路、包含这种像素阵列的图像传感器和电子设备以及相应的光电感测方法。
-
公开(公告)号：CN114242783A
公开(公告)日：2022-03-25
申请号：CN202111286452.7
申请日：2021-11-02
Applicant: 北京大学深圳研究生院
IPC: H01L29/423 , H01L29/78 , H01L21/34 , H01L21/44
Abstract: 一种双栅结构的半导体场效应晶体管及其制造方法，包括第一栅极和第二栅极，分别使得第一栅极和第二栅极作为场效应管结构的底栅和顶栅，并将底栅和顶栅分别设置为MOSFET结构和MESFET结构，由于结合了MOSFET结构和MESFET结构的优势，使得该双栅器件的工作电压范围扩大，增加了栅极对沟道的控制能力，使器件的载流子迁移率、SS等参数得以优化，并使器件的稳定性有所提升。此外，由于MESFET(JFET)器件对栅极偏置的变化更加敏感，使得本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
-
公开(公告)号：CN113421942A
公开(公告)日：2021-09-21
申请号：CN202110521681.6
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: H01L31/113 , H01L31/119 , H01L31/032 , H01L31/18 , G01J1/42
Abstract: 本申请提供了一种光电探测晶体管，包括逐层堆叠的衬底、底栅电极、底栅介质层、有源层、顶栅介质层、和顶栅电极；其中所述有源层包括具有光记忆功能的半导体材料，在所述有源层中包括沟道和源漏电极，并且所述光电探测晶体管的顶栅电极采用透明导电材料；其中所述源漏电极是通过对相应区域的所述有源层材料进行等离子体处理获得。本申请还公开了相应的制备光电探测晶体管和利用其感光的方法。
-
公开(公告)号：CN112466915A
公开(公告)日：2021-03-09
申请号：CN202011298860.X
申请日：2020-11-19
Applicant: 北京大学深圳研究生院
Abstract: 一种显示面板的屏内传感器件结构及显示装置，衬底以及位于衬底上的第一控制薄膜晶体管层和第二控制薄膜晶体管层，第一控制薄膜晶体管层和第二控制薄膜晶体管层分别位于不同层；第二控制薄膜晶体管层中具有第二控制薄膜晶体管以及传感器件晶体管，传感器件晶体管用于感应外部环境信息。由于将显示器件和传感器件做在同一背板上，并将两种器件的控制TFT设计在不同层内，使传感器件自身及其控制TFT都有足够版图布置面积，同时还将独立的传感器件替换为具有其相同功能的薄膜晶体管，使得原本至少为两层的光感器件层和光感器件控制TFT层简化为一层，大大的减少了屏内光感传感器工艺流程，降低屏内光感应用的工艺成本。
-
公开(公告)号：CN107464848B
公开(公告)日：2020-08-25
申请号：CN201710532464.0
申请日：2017-07-03
Applicant: 北京大学深圳研究生院
IPC: H01L29/786 , H01L21/336
Abstract: 本申请涉及一种底栅氧化物半导体薄膜晶体管及其制备方法，该方法包括在衬底上依次堆叠形成底栅电极、底栅介质层、氧化物半导体有源层、沟道保护层以及钝化层和在所述钝化层开口中引出的源、漏电极，所述有源层经图形化形成有源区，所述沟道保护层经图形化形成沟道保护区；所述方法还包括，在所述有源区和所述沟道保护区上形成掺杂材料层以及随后的退火操作，从而在所述有源区中形成所述薄膜晶体管的源区和漏区。本申请还公开了根据该方法制备的底栅氧化物半导体薄膜晶体管。
-
Patent Agency Ranking
公开(公告)号：CN111355901A
公开(公告)日：2020-06-30
申请号：CN202010184227.1
申请日：2020-03-14
Applicant: 北京大学深圳研究生院
Abstract: 本申请提供了一种光电传感器，包括光敏单元，配置为在曝光阶段接收入射光并产生光生电流，其具有光记忆功能，即入射光撤除后仍然在所述光敏单元内保持光生电流；以及存储单元，耦合到所述光敏单元，配置为在积分阶段将所述光生电流转化为光生电荷或光生电压并进行存储或保持，其中所述积分阶段至少包括曝光阶段结束后的预设时间段。本申请还提供了包括这种光电传感器的像素电路、包含这种像素阵列的图像传感器和电子设备以及相应的光电感测方法。
-
公开(公告)号：CN107464848A
公开(公告)日：2017-12-12
申请号：CN201710532464.0
申请日：2017-07-03
Applicant: 北京大学深圳研究生院
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/66742 , H01L29/7869
Abstract: 本申请涉及一种底栅氧化物半导体薄膜晶体管及其制备方法，该方法包括在衬底上依次堆叠形成底栅电极、底栅介质层、氧化物半导体有源层、沟道保护层以及钝化层和在所述钝化层开口中引出的源、漏电极，所述有源层经图形化形成有源区，所述沟道保护层经图形化形成沟道保护区；所述方法还包括，在所述有源区和所述沟道保护区上形成掺杂材料层以及随后的退火操作，从而在所述有源区中形成所述薄膜晶体管的源区和漏区。本申请还公开了根据该方法制备的底栅氧化物半导体薄膜晶体管。
-
公开(公告)号：CN105006487A
公开(公告)日：2015-10-28
申请号：CN201510411880.6
申请日：2015-07-14
Applicant: 北京大学
IPC: H01L29/786
CPC classification number: H01L29/7869
Abstract: 本发明公开了一种顶栅自对准金属氧化物半导体薄膜晶体管及其制备方法，该方法在衬底上淀积、刻蚀出有源区后，对整个有源区进行氩等离子体处理，在有源区上表面形成高电导率层；在淀积、刻蚀出栅电极和栅介质刻蚀之后，形成自对准的源区和漏区。氩等离子体处理可有效降低了源区和漏区表面电阻和接触电阻，同时，在沟道区上表面引入薄的高电导率层，形成双层导电沟道结构；对于源区和漏区，可以在定义出栅介质图形后进一步采用等离子体处理、快速热退火、反应离子刻蚀栅介质层过刻工艺，或者通过淀积含氢的氮化硅钝化层后退火工艺对源区和漏区进行氢掺杂的方法，提高整个源区和漏区的电导率，进一步减小源区和漏区电阻。
-
公开(公告)号：CN104716195A
公开(公告)日：2015-06-17
申请号：CN201510111273.8
申请日：2015-03-13
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , H01L29/43
Abstract: 一种掺钼氧化锌薄膜晶体管及其制备方法，本发明提供了一种薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。本发明的核心在于采用掺钼的氧化锌半导体材料作为薄膜晶体管的导电沟道层，制备的掺钼的氧化锌薄膜的尺寸在20nm左右，在制备的过程中，利用溅射技术制备掺钼氧化锌薄膜，通过调节掺钼的氧化锌靶材的组分，控制溅射氧气分压来改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有工艺简单，制作成本低，低温，适用于透明显示技术和柔性显示技术等优点。
-
公开(公告)号：CN214477466U
公开(公告)日：2021-10-22
申请号：CN202122197756.8
申请日：2021-09-13
Applicant: 北京大学深圳研究生院
IPC: H01L27/32
Abstract: 一种全面屏结构以及用于屏下摄像头的OLED显示面板，包括：摄像头区域，摄像头区域包括：显示功能区以及感应区，其中，显示功能区包括依次层叠设置的衬底基板层、TFT阵列器件层、发光功能层以及背板层，感应区能够透光，包括衬底基板层、层间介质以及背板层，感应区的底部用于设置屏下摄像头。由于将屏下摄像头设置在感应区，此感应区中不布置TFT阵列，从而能够保障光线直接穿过显示面板至屏下摄像头，避免光线经过TFT阵列，不会在屏下摄像头处形成衍射和干涉图形，降低对屏下摄像头的摄像品质的影响。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.022 seconds)
