一种底栅共平面型金属氧化物薄膜晶体管的制备方法

    公开(公告)号:CN106098559A

    公开(公告)日:2016-11-09

    申请号:CN201610451639.0

    申请日:2016-06-21

    CPC classification number: H01L29/66742

    Abstract: 本发明公开了一种底栅共平面型金属氧化物薄膜晶体管的制备方法,包括以下步骤:在衬底上依次形成栅电极和栅介质,其中栅电极部分覆盖于衬底上,栅介质覆盖于衬底和栅电极上;在栅介质上采用至少一层含有铝和/或钛的材料淀积源区、漏区导电层并经过光刻和刻蚀后形成源区和漏区;在栅介质、源区和漏区上形成有源区;在栅介质、源区、漏区和有源区上形成源区接触电极和漏区接触电极;对器件进行退火处理。本发明的有益效果在于,在退火过程中,源区和漏区中的铝和/或钛将扩散进入与之接触处附近的有源区内,形成低阻的接触过渡区,能有效降低源区/漏区与有源层的接触电阻,从而减小源/漏寄生电阻对器件特性的影响。

    一种自对准的金属氧化物薄膜晶体管的制作方法

    公开(公告)号:CN101488459B

    公开(公告)日:2010-09-22

    申请号:CN200910077731.5

    申请日:2009-02-13

    Abstract: 本发明提供了一种自对准的金属氧化物薄膜晶体管的制作方法,先在玻璃衬底上依次形成金属源漏区、金属氧化物半导体沟道区和透明栅介质层后,在栅介质层上涂布正性光刻胶,前烘后从玻璃衬底的背面进行曝光,显影并坚膜,然后带胶生长一层导电薄膜,再剥离光刻胶和导电薄膜,光刻和刻蚀形成栅电极。该方法可保证器件的栅电极和源漏区之间形成自对准,即栅电极对称位于源漏之间正上方,而且其长度由源漏之间的距离而非掩膜版上的尺寸所决定,有效避免寄生效应的产生。

    一种金属氧化物薄膜晶体管及其制作方法

    公开(公告)号:CN101478005A

    公开(公告)日:2009-07-08

    申请号:CN200910077733.4

    申请日:2009-02-13

    Abstract: 本发明公开了一种金属氧化物薄膜晶体管及其制作方法。该晶体管为底栅结构,包括一栅电极,一栅介质层,一沟道区,一源区和一漏区,所述源区和漏区分别在沟道区两端并与沟道区相连,且源漏区与沟道区为同一层金属氧化物半导体薄膜,未偏置状态下,源漏区为高载流子浓度区,而沟道区为低载流子浓度区。该薄膜晶体管的源漏区与沟道区由同一次的薄膜工艺形成,在真空或氢气或氮气气氛下热处理半导体薄膜实现源漏区的高载流子浓度,在氧气气氛下热处理则获得沟道区的低载流子浓度,不需另加源漏金属层工艺步骤,简化了制备工艺。同时,器件的阈值电压由氧气氛下的退火条件所控制,可在线检测,使器件特性的可控性大为提高。

    一种金属氧化物薄膜晶体管及其制作方法

    公开(公告)号:CN101478005B

    公开(公告)日:2010-06-09

    申请号:CN200910077733.4

    申请日:2009-02-13

    Abstract: 本发明公开了一种金属氧化物薄膜晶体管及其制作方法。该晶体管为底栅结构,包括一栅电极,一栅介质层,一沟道区,一源区和一漏区,所述源区和漏区分别在沟道区两端并与沟道区相连,且源漏区与沟道区为同一层金属氧化物半导体薄膜,未偏置状态下,源漏区为高载流子浓度区,而沟道区为低载流子浓度区。该薄膜晶体管的源漏区与沟道区由同一次的薄膜工艺形成,在真空或氢气或氮气气氛下热处理半导体薄膜实现源漏区的高载流子浓度,在氧气气氛下热处理则获得沟道区的低载流子浓度,不需另加源漏金属层工艺步骤,简化了制备工艺。同时,器件的阈值电压由氧气氛下的退火条件所控制,可在线检测,使器件特性的可控性大为提高。

    一种薄膜晶体管及其制作方法、图像显示装置

    公开(公告)号:CN101533858A

    公开(公告)日:2009-09-16

    申请号:CN200910106614.7

    申请日:2009-04-03

    Abstract: 本发明公开了一种薄膜晶体管,包括设置在衬底上的栅电极、沟道层、源区和漏区,所述沟道层形成于所述栅电极的上方,所述沟道层在沟道长度方向上的尺寸小于栅电极同方向的长度并处于所述栅电极长度的覆盖范围之内,所述源区和漏区形成于所述栅电极的两侧且与所述栅电极绝缘,所述源区和漏区分别与所述沟道层长度方向的两侧面相接触形成肖特基结。本发明还公开了一种上述薄膜晶体管的制作方法及图像显示装置。本发明薄膜晶体管的沟道层位于栅电极的覆盖范围内,肖特基结能直接受到栅电极的控制和调节。该背栅结构的肖特基型薄膜晶体管可在低温工艺下实现,避免了较高温度所导致的栅与源漏的短路。

    一种薄膜晶体管及图像显示装置的制作方法

    公开(公告)号:CN101533779A

    公开(公告)日:2009-09-16

    申请号:CN200910106613.2

    申请日:2009-04-03

    Abstract: 本发明公开了一种薄膜晶体管的制作方法,包括以下步骤:在衬底上形成栅电极;在栅电极的上方形成沟道层以及夹持在所述沟道层两侧且与栅电极绝缘的源区和漏区,所述沟道层的形成是利用已形成的栅电极作为掩模图形的自对准光刻方法实现的。本发明还公开了一种图像显示装置的制作方法。本发明由于采用栅电极作为掩模图形的方法对源区和漏区进行刻蚀,使得栅电极和源区及漏区形成自对准,即器件结构自然形成高度对称和各组成部分自然形成高精度对准,摆脱了制造工艺对昂贵的高精度光刻对准设备的依赖,从而降低了成本,提高了成品率。

    一种自对准的金属氧化物薄膜晶体管的制作方法

    公开(公告)号:CN101488459A

    公开(公告)日:2009-07-22

    申请号:CN200910077731.5

    申请日:2009-02-13

    Abstract: 本发明提供了一种自对准的金属氧化物薄膜晶体管的制作方法,先在玻璃衬底上依次形成金属源漏区、金属氧化物半导体沟道区和透明栅介质层后,在栅介质层上涂布正性光刻胶,前烘后从玻璃衬底的背面进行曝光,显影并坚膜,然后带胶生长一层导电薄膜,再剥离光刻胶和导电薄膜,光刻和刻蚀形成栅电极。该方法可保证器件的栅电极和源漏区之间形成自对准,即栅电极对称位于源漏之间正上方,而且其长度由源漏之间的距离而非掩膜版上的尺寸所决定,有效避免寄生效应的产生。

    底栅氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN107464848B

    公开(公告)日:2020-08-25

    申请号:CN201710532464.0

    申请日:2017-07-03

    Abstract: 本申请涉及一种底栅氧化物半导体薄膜晶体管及其制备方法,该方法包括在衬底上依次堆叠形成底栅电极、底栅介质层、氧化物半导体有源层、沟道保护层以及钝化层和在所述钝化层开口中引出的源、漏电极,所述有源层经图形化形成有源区,所述沟道保护层经图形化形成沟道保护区;所述方法还包括,在所述有源区和所述沟道保护区上形成掺杂材料层以及随后的退火操作,从而在所述有源区中形成所述薄膜晶体管的源区和漏区。本申请还公开了根据该方法制备的底栅氧化物半导体薄膜晶体管。

    底栅氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN107464848A

    公开(公告)日:2017-12-12

    申请号:CN201710532464.0

    申请日:2017-07-03

    CPC classification number: H01L29/66742 H01L29/7869

    Abstract: 本申请涉及一种底栅氧化物半导体薄膜晶体管及其制备方法,该方法包括在衬底上依次堆叠形成底栅电极、底栅介质层、氧化物半导体有源层、沟道保护层以及钝化层和在所述钝化层开口中引出的源、漏电极,所述有源层经图形化形成有源区,所述沟道保护层经图形化形成沟道保护区;所述方法还包括,在所述有源区和所述沟道保护区上形成掺杂材料层以及随后的退火操作,从而在所述有源区中形成所述薄膜晶体管的源区和漏区。本申请还公开了根据该方法制备的底栅氧化物半导体薄膜晶体管。

Patent Agency Ranking