公开(公告)号：CN108583628A

公开(公告)日：2018-09-28

申请号：CN201810392415.6

申请日：2018-04-27

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 宿秀元 ,  任军 ,  侯金川 ,  周杰 ,  邱锡宏

IPC: B61L27/00 ,  B61L27/04 ,  B61L5/06 ,  B61L5/10

CPC classification number: B61L27/00 ,  B61L5/06 ,  B61L5/102 ,  B61L27/0038 ,  B61L27/04

Abstract: 本发明公开了一种控制方法，包括：预定命令接收步骤，接收预定命令；预定操作确定步骤，根据所述预定命令确定预定操作；预定操作记录步骤，记录所述预定操作的执行情况，并生成预定操作执行记录；检查步骤，检查所述预定操作执行记录是否满足第一预定条件，处理步骤，如果满足所述第一预定条件，则进行第一处理；以及如果不满足所述第一预定条件，则进行第二处理。

公开(公告)号：CN107634648A

公开(公告)日：2018-01-26

申请号：CN201710929744.5

申请日：2017-09-30

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 王瑞 ,  任国桥 ,  徐宗奇 ,  任军 ,  邢琦

IPC: H02M3/07

Abstract: 本发明公开了一种脉冲信号发生器及控制方法，属于轨道交通自动化控制技术领域，主要包括控制电路、升压电路、反馈电路以及电容，所述升压电路的输入端与控制电路的输出端连接、输出端与电容连接，所述反馈电路的输入端与升压电路连接、输出端与控制电路连接。本发明采用输出可变占空比的PWM信号控制变压器的通/断时间比例，实现变压器蓄能占空比的匀速增加，从而实现变压器输出端电压的匀速上升，在电容充电完成后，电压保持平稳，其波动范围可控制在[－1％，+1％]内，且在不同的频率要求下，充电电压均能达到要求。

公开(公告)号：CN107444432A

公开(公告)日：2017-12-08

申请号：CN201710693714.9

申请日：2017-08-14

Applicant: 北京全路通信信号研究设计院集团有限公司 ,  北京市轨道交通建设管理有限公司

Inventor： 宿秀元 ,  张利峰 ,  邱锡宏 ,  刘鲁鹏 ,  王春华 ,  张阳 ,  侯金川 ,  任军 ,  韩志伟 ,  王道敏 ,  王征

IPC: B61L23/08 ,  B61L27/00

Abstract: 本发明公开了一种控制方法，应用于包括第一控制区和第二控制区的列车运行控制系统，第一控制区控制第一区段，第二控制区控制第二区段，第一区段与第二区段通过分界点彼此相连，所述控制方法包括：第一控制区将第一区段的状态设置为第一状态；第一控制区向所述第二控制区发送第一预定信号；第二控制区接收第一预定信号并判断是否满足第一预定条件，其中，如果满足第一预定条件，则第二控制区对第二区段进行设置，并在第二区段满足第二预定条件时向第一控制区发送第二预定信号；以及第一控制区接收第二预定信号，并将第一区段的状态设置为第二状态。

公开(公告)号：CN107248945A

公开(公告)日：2017-10-13

申请号：CN201710453341.8

申请日：2017-06-15

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 林子明 ,  谷荧柯 ,  崔同兵 ,  靳旭 ,  任军

IPC: H04L12/40

CPC classification number: H04L12/40013 ,  H04L2012/40293

Abstract: 本申请公开一种MVB控制器，包括：主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；主控单元用于控制MVB控制器与外部存储器之间的数据传输过程，控制其他单元的运行；存储器接口单元用于控制MVB控制器和CPU对外部存储器的访问鉴权；报文分析和中断逻辑单元用于检测报文结构，记录报文错误，处理报文错误，产生中断信号；总线收发单元设置有发送缓冲区和接收缓冲区。本申请公开的MVB控制器能够减少对外部存储器的访问冲突，在通信负载较高时能够降低数据丢失的概率，并且能够兼容不同通信介质的MVB。

公开(公告)号：CN105292187B

公开(公告)日：2017-04-12

申请号：CN201510677406.8

申请日：2015-10-19

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 陈光 ,  崔同兵 ,  陈锋华 ,  宫礼星 ,  任军 ,  郑桂燕 ,  丁欢 ,  谷荧柯 ,  杨光伦 ,  林子明

IPC: B61L23/00 ,  H04L27/22 ,  H04L27/14

Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。

公开(公告)号：CN110413562B

公开(公告)日：2021-09-14

申请号：CN201910563155.9

申请日：2019-06-26

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 谷荧柯 ,  倪园慧 ,  任军 ,  林子明 ,  靳旭

IPC: G06F15/173

Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。

公开(公告)号：CN110932752B

公开(公告)日：2021-07-23

申请号：CN201911039017.7

申请日：2019-10-29

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 倪园慧 ,  武方达 ,  马盼 ,  靳旭 ,  谷荧柯 ,  任军

IPC: H04B1/59 ,  H04J3/06

Abstract: 本发明公开了一种应答器有源模块时钟提取方法及装置，所述方法包括如下步骤：获取原始DBPL码，获取延迟DBPL码；将原始DBPL码与延迟DBPL码进行异或运算，形成DBPL码脉冲信号，提取上升沿和下降沿信息，形成边沿检测脉冲信号；对边沿检测脉冲信号分别进行不可重复触发的脉冲扩展和可重复触发的脉冲扩展，形成单稳态信号S_A和单稳态信号S_B；由单稳态信号S_A的下降沿触发，产生时钟信号CLK_A；由单稳态信号S_B的下降沿触发，产生时钟信号CLK_B；对时钟信号CLK_A和时钟信号CLK_B进行或运算，形成占空比为50％的均匀时钟信号CLK。本发明提高了应答器的稳定性和抗干扰能力。

公开(公告)号：CN103558794B

公开(公告)日：2017-02-22

申请号：CN201310596376.9

申请日：2013-11-21

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 刘锐冬 ,  丁欢 ,  任国桥 ,  任军 ,  刘琰琼 ,  史智魁 ,  王嵬 ,  赵伟 ,  袁红颖 ,  徐晓兰

IPC: G05B19/042

Abstract: 本申请公开了一种分线采集器，应用于轨道电路系统中，包括：采集送端信号和受端信号的信号采集单元；区分送端信号和受端信号并发送的模拟开关；对送端信号和受端信号进行模数转换的模数转换AD单元；对模数转换后的送端信号和受端信号进行处理、计算并发送的数字信号处理器DSP；协调各个单元协同工作的复杂可编程逻辑器件CPLD。本申请公开的分线采集器通过信号采集单元采集送端和受端的移频信号和脉冲信号，并进行模数转换后给数字信号处理器进行处理、计算，最终发送给轨道电路维护终端。实现了对移频信号和脉冲信号的同时采集，为轨道电路维护终端提供了更多的参考数据。