-
公开(公告)号：CN118300745A
公开(公告)日：2024-07-05
申请号：CN202410299831.7
申请日：2024-03-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H04L1/00
Abstract: 本发明公开了一种报文调整方法、装置、设备以及存储介质，属于数据处理技术领域，所述方法包括：获取目标报文调整区间的报文调整限制次数和报文已调整次数；根据报文调整限制次数，确定目标计数器集合；目标计数器集合中的目标计数器有序排列；在目标报文调整区间内检测到报文调整请求的情况下，根据报文调整限制次数、报文已调整次数、以及目标计数器集合中目标计数器的计数值，对目标报文进行报文调整。本发明一定程度上限制了BTM解调过程中对报文的调整次数，在改善报文质量，减少报文错误的同时，提高了BTM解调过程中报文的安全性。
-
公开(公告)号：CN118116926A
公开(公告)日：2024-05-31
申请号：CN202410234969.9
申请日：2024-03-01
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提出一种功率管组件及栅宽设计方法、栅宽选择器和电子设备，适用于无线能量传输技术领域。该功率管组件包括：N个可独立控制的并联结构，第n个并联结构第n个功率管和第n个栅极驱动电路，N个并联结构的栅宽呈等比分布，可以通过控制N个并联结构中的功率管的导通或截止的方式，调整功率管组件的总栅宽，进而调整功率管组件的源漏电流，以实现功率管组件的导通损耗和开关损耗之和最小，调整粒度和可调整离散数值个数均大幅优于相等栅宽的功率管组件，可以有效提高功率管组件的调整精度、灵活性和可靠性，且结构简单，可以有效降低成本。
-
公开(公告)号：CN117572090B
公开(公告)日：2024-03-19
申请号：CN202410057412.2
申请日：2024-01-16
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
IPC: G01R27/26
Abstract: 本发明公开了一种电容传感器的信号检测电路、检测方法和检测设备，该信号检测电路包括：基准电容阵列；第一切换开关；第二切换开关；电压转换器，用于在第二阶段，采集待测电容的第一固定极板与中间极板之间的第一电容信号、以及第二固定极板与中间极板之间的第二电容信号；在第二阶段之后的第三阶段，对第一电容信号和第二电容信号进行放大后，分别输出第一放大信号和第二放大信号；初始化模块，用于在第一阶段，分别向电压转换器、第一节点和第二节点提供所述参考信号；采样保持电路，用于在第三阶段，控制第一放大信号和第二放大信号输出。本发明的技术方案增加了电容信号的检测范围，减小了有限增益误差和电路的功耗。
-
公开(公告)号：CN117318670A
公开(公告)日：2023-12-29
申请号：CN202311511737.5
申请日：2023-11-13
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明实施例公开了一种多通道滤波器的数据处理方法、系统、装置、设备及介质。本发明涉及数据处理领域。其中，该方法包括：获取多通道的目标数据和对应的滤波方式；基于所述滤波方式将所述目标数据分别存储至对应的寄存器中；其中，所述寄存器与所述滤波方式相对应；判断所述寄存器对应的滤波器内核是否处于空闲状态；若所述滤波器内核处于空闲状态，则将所述目标数据送入到滤波器内核中进行滤波处理。本技术方案，可以对目标数据先预存到寄存器中，根据滤波方式送入不同滤波器内核处理，有效解决了数据丢失的问题。
-
公开(公告)号：CN117240674A
公开(公告)日：2023-12-15
申请号：CN202311510132.4
申请日：2023-11-14
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明涉及列车通信技术领域，特别涉及一种FSK解调码元宽度调整方法及装置。对FSK解调后的码元进行采样；对每次采样的数据持续时间同时进行计时；在采样发现码元跳变时，根据当前持续时间进行分段判断是否需要扩宽以及扩宽方式，并延时后输出扩宽结果。本发明把小于1比特位宽的、形状不好的波形向理想码元形状进行整形。本发明扩宽偏窄信号，使得生成时钟时出现错误的概率降低，解决了现有技术中FSK码元信号的宽度抖动后引起信号错误的问题。
-
Patent Agency Ranking
公开(公告)号：CN116961867A
公开(公告)日：2023-10-27
申请号：CN202310756045.0
申请日：2023-06-25
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种解调码元时钟生成方法及系统，包括对待处理的解调码元进行电平采样；计算解调码元对应的每位电平的持续时间；在当前电平在码元周期内不发生变化时，将当前电平持续时间与持续时间阈值作比较；在当前电平持续时间大于持续时间阈值时，生成高电平时钟输出，否则生成低电平时钟输出；在当前电平在码元周期内发生变化时，根据所述当前电平之前的若干个电平的持续时间修正所述当前电平持续时间，并将修正后的当前电平持续时间与持续时间阈值作比较；在修正后的当前电平持续时间大于持续时间阈值时，生成高电平时钟输出，否则生成低电平时钟输出。本发明加入了时钟生成特殊情况的处理，大幅减少时钟个数与码元个数不匹配的概率。
-
公开(公告)号：CN110413562B
公开(公告)日：2021-09-14
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN110932752B
公开(公告)日：2021-07-23
申请号：CN201911039017.7
申请日：2019-10-29
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种应答器有源模块时钟提取方法及装置，所述方法包括如下步骤：获取原始DBPL码，获取延迟DBPL码；将原始DBPL码与延迟DBPL码进行异或运算，形成DBPL码脉冲信号，提取上升沿和下降沿信息，形成边沿检测脉冲信号；对边沿检测脉冲信号分别进行不可重复触发的脉冲扩展和可重复触发的脉冲扩展，形成单稳态信号S_A和单稳态信号S_B；由单稳态信号S_A的下降沿触发，产生时钟信号CLK_A；由单稳态信号S_B的下降沿触发，产生时钟信号CLK_B；对时钟信号CLK_A和时钟信号CLK_B进行或运算，形成占空比为50％的均匀时钟信号CLK。本发明提高了应答器的稳定性和抗干扰能力。
-
公开(公告)号：CN114826813B
公开(公告)日：2024-07-19
申请号：CN202210290211.8
申请日：2022-03-23
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提供一种多路数据可靠传输的设备、系统及方法，设备包括：网卡模块和总线接口；所述总线接口用于连接上位机；所述网卡模块用于通过一个或多个网络端口连接其他设备。能够实现通信结点的级联，大大提高了冗余结构的可扩展性、灵活性和传输效率。
-
公开(公告)号：CN118264224A
公开(公告)日：2024-06-28
申请号：CN202410300331.0
申请日：2024-03-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H03H17/02
Abstract: 本发明公开了一种IIR滤波器的输出结果确定方法、装置、设备及存储介质。该方法包括：获取IIR滤波器的属性信息和IIR滤波器的输入数据，其中，所述属性信息包括：滤波器类型、阶数以及节数；根据所述IIR滤波器的属性信息确定所述IIR滤波器的每一节对应的参数集合；根据所述IIR滤波器的每一节对应的参数集合和所述IIR滤波器的输入数据确定IIR滤波器的输出结果，通过本发明的技术方案，能够提高计算频率和计算速度。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.047 seconds)
