-
公开(公告)号：CN118054933A
公开(公告)日：2024-05-17
申请号：CN202410018747.3
申请日：2024-01-05
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明属于密码算法验证技术领域，公开一种基于UVM的水平复用平台及其构建方法，其中构建方法包括：调用UVM中的序列发生组件、驱动组件、监控组件、参考模型组件和计分板组件构建水平复用平台；对水平复用平台进行参数化验证，对水平复用平台内部对象重复利用；在水平复用平台中，对多个测试平台中不相同的部分进行封装，相同的部分封装为完整的验证环境；定义水平复用平台中采用工厂机制替换验证环境中的实例或者已经注册的类型，并进行实例创建；定义水平复用平台采用层次化序列。本发明搭建出高质量的可复用验证平台，提高UVM代码的复用水平，避免重复的开发工作，可以大大提高验证平台的搭建效率。
-
公开(公告)号：CN114036013A
公开(公告)日：2022-02-11
申请号：CN202111233476.6
申请日：2021-10-22
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种基于UVM的应答器芯片多模块同步验证平台和验证方法，考虑到了应答器芯片工作过程中多个模块之间的联动，将应答器芯片的写码模块、读码模块和有源模块同时例化为待测设计DUT进行仿真验证，更加符合应答器芯片各个模块之间的相互配合运行关系，可以做到对实际环境的更贴近的仿真。把三个模块当成一个整体进行验证，相比于单独模块进行验证，把部分外部接口变成内部接口信号，减少了需要施加接口激励的数量，同时模块间信号配合更加密切，需要一个模块对另一个模块的配合输出，调试的时候需要联合观察信号，体现了应答器三个模块的协调一致工作；能够同时验证多个应答器芯片中的功能模块，能够提高应答器芯片的验证效率。
-
公开(公告)号：CN116961867A
公开(公告)日：2023-10-27
申请号：CN202310756045.0
申请日：2023-06-25
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种解调码元时钟生成方法及系统，包括对待处理的解调码元进行电平采样；计算解调码元对应的每位电平的持续时间；在当前电平在码元周期内不发生变化时，将当前电平持续时间与持续时间阈值作比较；在当前电平持续时间大于持续时间阈值时，生成高电平时钟输出，否则生成低电平时钟输出；在当前电平在码元周期内发生变化时，根据所述当前电平之前的若干个电平的持续时间修正所述当前电平持续时间，并将修正后的当前电平持续时间与持续时间阈值作比较；在修正后的当前电平持续时间大于持续时间阈值时，生成高电平时钟输出，否则生成低电平时钟输出。本发明加入了时钟生成特殊情况的处理，大幅减少时钟个数与码元个数不匹配的概率。
-
公开(公告)号：CN110413562B
公开(公告)日：2021-09-14
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN114826813B
公开(公告)日：2024-07-19
申请号：CN202210290211.8
申请日：2022-03-23
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提供一种多路数据可靠传输的设备、系统及方法，设备包括：网卡模块和总线接口；所述总线接口用于连接上位机；所述网卡模块用于通过一个或多个网络端口连接其他设备。能够实现通信结点的级联，大大提高了冗余结构的可扩展性、灵活性和传输效率。
-
Patent Agency Ranking
公开(公告)号：CN118264224A
公开(公告)日：2024-06-28
申请号：CN202410300331.0
申请日：2024-03-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H03H17/02
Abstract: 本发明公开了一种IIR滤波器的输出结果确定方法、装置、设备及存储介质。该方法包括：获取IIR滤波器的属性信息和IIR滤波器的输入数据，其中，所述属性信息包括：滤波器类型、阶数以及节数；根据所述IIR滤波器的属性信息确定所述IIR滤波器的每一节对应的参数集合；根据所述IIR滤波器的每一节对应的参数集合和所述IIR滤波器的输入数据确定IIR滤波器的输出结果，通过本发明的技术方案，能够提高计算频率和计算速度。
-
公开(公告)号：CN117240674B
公开(公告)日：2024-02-09
申请号：CN202311510132.4
申请日：2023-11-14
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明涉及列车通信技术领域，特别涉及一种FSK解调码元宽度调整方法及装置。对FSK解调后的码元进行采样；对每次采样的数据持续时间同时进行计时；在采样发现码元跳变时，根据当前持续时间进行分段判断是否需要扩宽以及扩宽方式，并延时后输出扩宽结果。本发明把小于1比特位宽的、形状不好的波形向理想码元形状进行整形。本发明扩宽偏窄信号，使得生成时钟时出现错误的概率降低，解决了现有技术中FSK码元信号的宽度抖动后引起信号错误的问题。
-
公开(公告)号：CN114826813A
公开(公告)日：2022-07-29
申请号：CN202210290211.8
申请日：2022-03-23
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提供一种多路数据可靠传输的设备、系统及方法，设备包括：网卡模块和总线接口；所述总线接口用于连接上位机；所述网卡模块用于通过一个或多个网络端口连接其他设备。能够实现通信结点的级联，大大提高了冗余结构的可扩展性、灵活性和传输效率。
-
公开(公告)号：CN110413562A
公开(公告)日：2019-11-05
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN105292187A
公开(公告)日：2016-02-03
申请号：CN201510677406.8
申请日：2015-10-19
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.053 seconds)
