公开(公告)号：CN105292187A

公开(公告)日：2016-02-03

申请号：CN201510677406.8

申请日：2015-10-19

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 陈光 ,  崔同兵 ,  陈锋华 ,  宫礼星 ,  任军 ,  郑桂燕 ,  丁欢 ,  谷荧柯 ,  杨光伦 ,  林子明

IPC: B61L23/00 ,  H04L27/22 ,  H04L27/14

Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。

公开(公告)号：CN107248945A

公开(公告)日：2017-10-13

申请号：CN201710453341.8

申请日：2017-06-15

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 林子明 ,  谷荧柯 ,  崔同兵 ,  靳旭 ,  任军

IPC: H04L12/40

CPC classification number: H04L12/40013 ,  H04L2012/40293

Abstract: 本申请公开一种MVB控制器，包括：主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；主控单元用于控制MVB控制器与外部存储器之间的数据传输过程，控制其他单元的运行；存储器接口单元用于控制MVB控制器和CPU对外部存储器的访问鉴权；报文分析和中断逻辑单元用于检测报文结构，记录报文错误，处理报文错误，产生中断信号；总线收发单元设置有发送缓冲区和接收缓冲区。本申请公开的MVB控制器能够减少对外部存储器的访问冲突，在通信负载较高时能够降低数据丢失的概率，并且能够兼容不同通信介质的MVB。

公开(公告)号：CN105292187B

公开(公告)日：2017-04-12

申请号：CN201510677406.8

申请日：2015-10-19

Applicant: 北京全路通信信号研究设计院集团有限公司

Inventor： 陈光 ,  崔同兵 ,  陈锋华 ,  宫礼星 ,  任军 ,  郑桂燕 ,  丁欢 ,  谷荧柯 ,  杨光伦 ,  林子明

IPC: B61L23/00 ,  H04L27/22 ,  H04L27/14

Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。