检查方法、解析片的制作方法、解析方法、解析装置、SOI晶片的制造方法以及SOI晶片

    公开(公告)号:CN1745470A

    公开(公告)日:2006-03-08

    申请号:CN200380109405.9

    申请日:2003-10-16

    CPC classification number: G01N23/225

    Abstract: 一种检查方法,用于测定在受检体(2)上形成的具有绝缘性的基材(11)内部存在的导电体来检查受检体(2)的内部状态,首先用离子或者电子照射基材(11)的检查部分的表面,通过从表面(11a)以及表面附近射出的二次电子进行表面图像的摄影的同时,腐蚀所述检查部分,并通过从仅在腐蚀的深度下部顺序更新的表面(11b)以及表面附近射出的二次电子进行表面图像的摄影,根据积累的表面图像,测定基材(11)内部存在的导电体来检查受检体(2)的内部状态,提供一种能够正确测定SOI晶片(受检体)内的嵌入硅氧化膜(基材)的内部存在的缺陷(导电体)的检查方法。

    半导体器件的制造方法
    23.
    发明公开

    公开(公告)号:CN1691284A

    公开(公告)日:2005-11-02

    申请号:CN200510060074.5

    申请日:2005-03-31

    CPC classification number: H01L29/0634

    Abstract: 一种半导体器件的制造方法包括以下步骤:在半导体衬底(1、30、60)中形成沟槽(4、31、61);并且在包括沟槽(4、31、61)的侧壁和底部的衬底(1、30、60)上形成外延膜(5、32、62-64、66-78),从而将外延膜(5、32、62-64、66-78)填充在沟槽(4、31、61)中。形成外延膜(5、32、62-64、66-78)的步骤包括在用外延膜(5、32、62-64、66-78)填充沟槽(4、31、61)之前的最后步骤。所述最后步骤具有按照如下方式的外延膜(5、32、63、68、71、74、77)的成形条件:将要形成在沟槽(4、31、61)侧壁上的外延膜(5、32、63、68、71、74、77)在沟槽(4、31、61)开口处的生长速度小于在比沟槽(4、31、61)开口位置深的沟槽(4、31、61)位置处的生长速度。

    半导体基片品质评价的方法和装置

    公开(公告)号:CN1165077C

    公开(公告)日:2004-09-01

    申请号:CN01112096.7

    申请日:2001-03-30

    Abstract: 在激光器件和半导体基片之间的第一个斩光器以一特定频率遮挡激发光,在第一斩光器和半导体基片之间的第二个斩光器以比第一斩光器高的变化频率遮挡激发光。当用激发光断续性地照射半导体基片时,通过控制第二个斩光器逐渐增加激发光的斩光频率时,控制器从光致发光平均强度的变化得到光致发光的衰减时间常数T,通过“τ=T/C”计算出半导体基片的寿命τ,其中C是一个常数。通过定量地得到长寿命半导体基片的寿命准确地评价半导体基片中的杂质和缺陷等。

    用于评价半导体基片品质的方法

    公开(公告)号:CN1529351A

    公开(公告)日:2004-09-15

    申请号:CN200410003827.4

    申请日:2001-03-30

    Abstract: 一种用于半导体基片品质评价的方法,包括通过解扩散方程得到当用所述激发光照射所述薄膜层时,在所述薄膜层中产生载流子的稳态扩散分布,从所述载流子的稳态扩散分布导出得到光致发光强度的信号数据的表达式(2),用入射强度不同的两种激发光照射所述的半导体衬底表面,来测量两种光致发光强度的信号数据,以及用一个特定值乘所述两种光致发光强度的信号数据中强度较小的一个,然后从强度较大的信号数据中减去强度较小的信号数据,并由此通过消去所述表达式(2)的第一项得到包括从薄膜层中发射的更大量光的信号数据,或者通过消去所述表达式(2)的第二项得到包括从块状基片中发射的更大量光的信号数据。

Patent Agency Ranking