公开(公告)号：CN104319239B

公开(公告)日：2018-05-22

申请号：CN201410339712.6

申请日：2014-04-16

Applicant: 天工方案公司

Inventor： A·J·洛比安科 ,  H·E·陈 ,  R·F·达维奥克斯 ,  H·M·古延 ,  M·S·里德 ,  L·A·德奥里奥

IPC: H01L21/50 ,  H01L23/31

CPC classification number: H05K1/0218 ,  B23K26/361 ,  B23K26/362 ,  B23K26/386 ,  B23K26/389 ,  B23K26/40 ,  B23K2103/172 ,  H01L21/565 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/3121 ,  H01L23/481 ,  H01L23/49838 ,  H01L23/552 ,  H01L23/66 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2223/6611 ,  H01L2223/6616 ,  H01L2223/6677 ,  H01L2224/05554 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/4813 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/19105 ,  H01L2924/19107 ,  H01L2924/3025 ,  H03H9/64 ,  H04B1/3833 ,  H04B1/3838 ,  H04B1/40 ,  H05K1/0216 ,  H05K1/0243 ,  H05K1/181 ,  H05K1/183 ,  H05K3/288 ,  H05K3/30 ,  H05K3/303 ,  H05K9/0022 ,  H05K2201/1006 ,  H05K2201/10083 ,  H05K2201/10098 ,  H05K2201/10287 ,  H05K2201/1056 ,  H05K2203/107 ,  H05K2203/1327 ,  Y10T29/49002 ,  Y10T29/49016 ,  H01L2924/00 ,  H01L2224/45099

Abstract: 公开了涉及射频(RF)模块的共形覆膜的设备及方法。在一些实施例中，模块可包括在安装在封装基板的RF组件之上形成的包覆膜。包覆膜也可以覆盖表面贴装器件(SMD)，诸如实施为管芯尺寸表面声波(SAW)器件(CSSD)的RF滤波器。模块还可以包括在包覆模之上形成并且配置成为模块提供RF屏蔽功能的导电层。导电层可以穿过SMD电连接到封装基板的接地平面。可以在SMD之上的包覆膜中形成开口；并且导电层可以与开口相符以将导电层和SMD的上表面电连接，由此有助于接地连接。

公开(公告)号：CN107949152A

公开(公告)日：2018-04-20

申请号：CN201711243764.3

申请日：2017-11-30

Applicant: 广州兴森快捷电路科技有限公司 ,  深圳市兴森快捷电路科技股份有限公司 ,  宜兴硅谷电子科技有限公司

Inventor： 林楚涛 ,  李艳国 ,  陈蓓

IPC: H05K1/02 ,  H05K1/14 ,  H05K3/36 ,  H05K3/46

CPC classification number: H05K1/0216 ,  H05K1/147 ,  H05K3/361 ,  H05K3/4691 ,  H05K2201/0715 ,  H05K2201/0723

Abstract: 本发明涉及一种刚挠结合板及其制作方法，刚挠结合板包括第一挠性芯板、第二挠性芯板、第一线路板与第二线路板。第一线路板的其中一侧表面、第二线路板的其中一侧表面与第一挠性芯板相连，第一线路板的另一侧表面、第二线路板的另一侧表面与第二挠性芯板相连。上述的刚挠结合板，第一挠性芯板、第二挠性芯板上与第一线路板、第二线路板之间的间隔所对应的区域为可弯折区域，实现了刚挠结合板的弯折功能。另外，第一挠性芯板、第二挠性芯板有足够多的信号传输线来导通第一线路板、第二线路板上的电子元件。此外，外部设备的传输信号直接传输至外表层的第一挠性芯板、第二挠性芯板，能避免传输信号经过过孔时产生损耗现象。

公开(公告)号：CN104332217B

公开(公告)日：2018-04-10

申请号：CN201410524160.6

申请日：2014-10-08

Applicant: 广州方邦电子股份有限公司

Inventor： 苏陟

IPC: H01B5/14 ,  H01B13/00 ,  H05K1/02 ,  H05K9/00

CPC classification number: H05K1/0218 ,  B32B7/12 ,  B32B37/12 ,  B32B2307/202 ,  B32B2307/212 ,  B32B2457/08 ,  H01B1/023 ,  H01B1/026 ,  H05K1/0216 ,  H05K9/0081 ,  H05K9/0084 ,  H05K2201/0355 ,  H05K2201/0715

Abstract: 本发明公开了一种自由接地膜及其制作方法、包含自由接地膜的屏蔽线路板及接地方法。自由接地膜包含至少一层导体层。包含自由接地膜的屏蔽线路板，其在印刷线路板上设有电磁波屏蔽膜，电磁波屏蔽膜的表面上设有自由接地膜。其接地方法，采用三种方式之一进行接地。该自由接地膜的制作方法，步骤如下：1）在金属箔表面形成导电耐高温防氧化层；2）在耐高温防氧化层的另一侧形成至少一层导体层；3）在导体层上形成胶膜层。或者为：1）在聚酯载体膜表面形成树脂基耐高温防氧化层；2）在耐高温防氧化层的另一侧形成至少一层导体层；3）在导体层上形成胶膜层。本发明的自由接地膜改变传统的屏蔽接地方式，可大幅度提高产品可靠度，同时降低成本。

公开(公告)号：CN107852829A

公开(公告)日：2018-03-27

申请号：CN201680040215.3

申请日：2016-07-04

Applicant: 日本电气株式会社

Inventor： 柏仓和弘 ,  上村文子

IPC: H05K3/46 ,  H05K1/02 ,  H05K9/00

CPC classification number: H05K1/0216 ,  H05K1/0218 ,  H05K1/0243 ,  H05K1/11 ,  H05K3/46 ,  H05K9/0064 ,  H05K2201/09309 ,  H05K2201/09327 ,  H05K2201/09609 ,  H05K2201/10

Abstract: 本发明的目的是提供能够抑制来自电源布线的EMI放射的印刷电路板。为了实现该目的，本发明的印刷电路板包括：多个接地层，所述多个接地层被设置在印刷电路板中；电源层，该电源层被置于多个接地层之间；以及通孔，该通孔被设置为至少沿着印刷电路板的周边并且连接多个接地层，其中根据与要抑制的电磁波的最大频率相对应的波长来以一定地间隔设置通孔。此外，本发明的印刷电路板包括：电源层，该电源层被设置在印刷电路板中并且被置于电源层上方与下方的接地层之间；以及多个通孔，所述多个通孔连接电源层的上方和下方的接地层，其中多个通孔被设置在电源层处和电源层附近并且根据与要抑制的电磁波的最大频率相对应的波长而分隔开一定间隔。

公开(公告)号：CN107734849A

公开(公告)日：2018-02-23

申请号：CN201710839667.4

申请日：2017-09-18

Applicant: 郑州云海信息技术有限公司

Inventor： 刘法志

IPC: H05K3/00 ,  H05K1/02

CPC classification number: H05K3/0005 ,  H05K1/0216

Abstract: 本发明提供了一种布线方法以及电路板，所述的方法包括：S1：利用差分走线原理，计算I2C走线在电路板外层的走线长度和并设计I2C走线在电路板外层的走线方式；S2：利用差分走线原理，计算I2C走线在电路板内层的走线长度；S3：以步骤S2中计算出的走线长度为基础，利用非差分走线原理设计I2C走线在电路板内层的走线方式。所述的电路板包括电路板本体和I2C走线，所述的I2C走线包括I2C外层走线和I2C内层走线，所述I2C外层走线采用差分走线方式，所述I2C内层走线采用非差分走线方式。保留差分原理下电路板外层的走线长度和走线方式，并利用分差分原理走线方式替代电路板内层的走线方式，在不影响信号传输质量的情况下，大大节省了走线空间。

公开(公告)号：CN104812226B

公开(公告)日：2017-12-15

申请号：CN201410177258.9

申请日：2014-04-29

Applicant: 旭德科技股份有限公司

Inventor： 李英铭

IPC: H05K9/00

CPC classification number: H05K1/0216 ,  B32B37/02 ,  B32B38/10 ,  B32B2037/243 ,  B32B2307/202 ,  B32B2307/204 ,  B32B2307/206 ,  B32B2307/212 ,  B32B2311/12 ,  B32B2457/00 ,  C25D1/04 ,  C25D5/022 ,  C25D5/12 ,  C25D7/00 ,  H01J2211/446 ,  H01L23/552 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/16251 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K3/007 ,  H05K9/0024 ,  H05K9/0088 ,  H05K2203/0152 ,  H05K2203/06

Abstract: 本发明公开一种盖板结构及其制作方法。该盖板结构的制作方法包括：在承载板上配置金属基材。承载板具有表面，而金属基材具有多个暴露出部分表面的开口。金属基材上已形成有第一金属层，且第一金属层与金属基材共形设置。第一金属层覆盖开口所暴露出的部分表面。压合绝缘层及位于绝缘层上的第二金属层于金属基材上。绝缘层位于第一金属层与第二金属层之间，且覆盖第一金属层并填满开口。移除金属基材与承载板，以暴露出第一金属层，并定义出多个凹穴区与多个连接凹穴区的连接区。

公开(公告)号：CN107408786A

公开(公告)日：2017-11-28

申请号：CN201580073827.8

申请日：2015-11-20

Applicant: 安费诺公司

Inventor： 马克·W·盖勒斯 ,  小马克·B·卡蒂亚 ,  维萨客·西瓦拉詹 ,  大卫·莱文

IPC: H01R43/20 ,  H05K1/02 ,  H05K1/11 ,  H05K3/00 ,  H05K3/40

CPC classification number: H05K1/0222 ,  H01R43/205 ,  H05K1/0216 ,  H05K1/0219 ,  H05K1/025 ,  H05K1/0251 ,  H05K1/0253 ,  H05K1/0298 ,  H05K1/115 ,  H05K3/0047 ,  H05K3/4038 ,  H05K3/429 ,  H05K2201/07 ,  H05K2201/09063 ,  H05K2201/09318 ,  H05K2201/09545 ,  H05K2201/096 ,  H05K2201/097 ,  H05K2201/09718 ,  H05K2201/09845 ,  H05K2201/09854 ,  H05K2201/10189

Abstract: 一种印刷电路板包括多个层和形成于该多个层中的通孔图案，该多个层包括附接层和布线层，每个通孔图案包括：形成差分信号对的第一和第二信号通孔，该第一和第二信号通孔至少延伸通过该附接层；至少延伸通过该附接层的接地通孔，该接地通孔包括接地导体；以及位于与该第一和第二信号通孔中的每个相邻的位置处的黑影通孔，其中该黑影通孔在该附接层中无导电材料。该印刷电路板可以进一步包括槽孔，其延伸通过该附接层且位于通孔图案之间。

公开(公告)号：CN104885213B

公开(公告)日：2017-10-31

申请号：CN201480003405.9

申请日：2014-04-28

Applicant: 京瓷株式会社

Inventor： 久保周也 ,  须田航辉 ,  石间伏毅 ,  一木伸司 ,  森山阳介

IPC: H01L23/15 ,  H01L23/13 ,  H01L23/498 ,  H01L27/146

CPC classification number: H05K1/0216 ,  H01L23/13 ,  H01L23/15 ,  H01L23/49822 ,  H01L23/49866 ,  H01L27/14618 ,  H01L2224/16225 ,  H05K1/111 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/0116 ,  H05K2201/09036 ,  H05K2201/10121 ,  H05K2201/2018 ,  Y02P70/611

Abstract: 本发明提供一种将入射到电子装置的光透过基体的开口部的周缘部的情况进行抑制从而能够实现成像中的噪声的减少的电子元件安装用基板以及电子装置。本发明是一种具有绝缘基体(2)的电子元件安装用基板(1)。该绝缘基体(2)具有开口部(2b)和下表面，按照俯视透视来看与开口部(2b)重合的方式将电子元件(10)配置在下表面。该绝缘基体(2)的开口部(2b)的周缘部(7)的空隙率比其外侧部分低。由于能够将入射到电子元件(10)的光透过周缘部(7)的情况加以抑制，因此能够实现电子元件(10)的成像中的噪声的减少。

公开(公告)号：CN107241852A

公开(公告)日：2017-10-10

申请号：CN201710309654.6

申请日：2017-05-04

Applicant: 江西赛华科技股份有限公司

Inventor： 杨辉 ,  王雷 ,  高美萍 ,  杨洲 ,  高智勇 ,  苏晓华 ,  盛厚丁 ,  邓德运

IPC: H05K1/02

CPC classification number: H05K1/0216 ,  H05K1/0231

Abstract: 一种抗电磁干扰EMI电路板，该电路板具体包括有PCB电路板基板、模拟地电路以及数字地电路，PCB电路板基板包括有多个基板单元，全部的基板单元罗列设置并形成层叠结构，相邻的两个基板单元之间形成有用于设置电路的印刷空间，模拟地电路设置于印刷空间内、并通过线路印刷工艺设置于基板单元上，数字地电路设置于印刷空间内、并通过线路印刷工艺设置于基板单元上，模拟地电路与数字地电路设置在相异的印刷空间内。在本发明中，在电路板中，模拟地电路和数字地电路各占一层。将模拟地电路与数字地电路设置在电路板的不同平面内，同时对有可能造成相互干扰的信号线要采取走不同层的排版方法，这样可以减少信号线之间的电磁干扰。

公开(公告)号：CN107041073A

公开(公告)日：2017-08-11

申请号：CN201710393244.4

申请日：2017-05-27

Applicant: 郑州云海信息技术有限公司

Inventor： 王林 ,  李永翠

IPC: H05K3/00 ,  H05K1/02

CPC classification number: H05K3/0002 ,  H05K1/0216 ,  H05K2201/09227 ,  H05K2201/095

Abstract: 本发明提供了减小高速信号串扰的布线方法，所述的方法包括以下步骤：步骤1：在layout布线中，找到正常布线的高速信号布线；步骤2：在相邻的两条高速信号布线之间设置若干GND过孔。该方法简单易用，可操作性强，可以有效保持高速信号的完整性。