公开(公告)号：CN104952481B

公开(公告)日：2017-12-29

申请号：CN201510088819.2

申请日：2015-02-26

Applicant: 株式会社索思未来

Inventor： 森胁真一

IPC: G11C11/413 ,  G11C11/406

CPC classification number: G11C11/417 ,  G11C5/02 ,  G11C5/148 ,  G11C8/08

Abstract: 提供了半导体装置和半导体存储装置。该半导体装置包括：能够在选择与未选择之间进行切换的电路块；以及布置在电路块与第一电源线之间的泄漏电流控制电路。泄漏电流控制电路包括：布置在电路块与第一电源线之间的第一晶体管；以及布置在电路块与第一电源线之间的电阻器装置。

公开(公告)号：CN107210060A

公开(公告)日：2017-09-26

申请号：CN201680008514.9

申请日：2016-10-04

Applicant: 甲骨文国际公司

Inventor： 许庞杰 ,  赵豪烈 ,  全刚勋 ,  苏子荣

IPC: G11C8/08

CPC classification number: G11C11/417 ,  G11C5/06 ,  G11C5/063 ,  G11C8/08 ,  G11C11/41

Abstract: 描述了与通过使用电荷共享来下驱动字线而提高存储器单元的静态噪声容限相关联的系统、方法和其它实施例。在一个实施例中，系统包括响应于存储器请求将电压源与虚拟电力网络连接以基于来自电压源的电压在虚拟电力网络内存储电荷的电力逻辑。虚拟电力网络包括电连接多个驱动器互连件的互连件网络。系统包括通过将多个字线中所请求的字线与虚拟电力网络连接以与所请求的字线共享存储在虚拟电力网络中的电荷来下驱动所请求的字线的字线逻辑。字线逻辑将所请求的字线的电压下驱动为比由电压源提供的源电压低。

公开(公告)号：CN104425006B

公开(公告)日：2017-09-12

申请号：CN201310547975.1

申请日：2013-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建源 ,  黄健羽 ,  谢豪泰

IPC: G11C11/413

CPC classification number: G11C5/06 ,  G11C7/12 ,  G11C8/08 ,  G11C8/10 ,  G11C11/418 ,  G11C2213/71 ,  G11C2213/78

Abstract: 本发明公开了一种新型静态随机存取存储（SRAM）器件，包括：多个存储器阵列层，其中的一层垂直地设置在另一层的上方；设置在每个存储器阵列层上的层译码器电路；设置在每个层阵列层上的字线驱动器电路；多个互补位线对，每个互补位线对都垂直地延伸以连接每个存储器阵列层中的存储单元。每个存储器阵列层都包括设置在其上的多个存储单元和字线。每根字线都连接至其所在的存储器阵列层上的多个存储单元。每个层译码器电路都被配置为对SRAM地址的一部分进行译码，以选择存储单元所在的存储器阵列层，如果SRAM地址与层译码器电路所在的存储器阵列层上的存储单元相对应。每个字线驱动器电路都被配置为驱动其所在的存储器阵列层上的字线。

公开(公告)号：CN106898371A

公开(公告)日：2017-06-27

申请号：CN201710102254.8

申请日：2017-02-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 雷宇 ,  陈后鹏 ,  李喜 ,  王倩 ,  李晓云 ,  张琪 ,  宋志棠

IPC: G11C7/12 ,  G11C8/08

CPC classification number: G11C7/12 ,  G11C8/08

Abstract: 本发明提供一种三维存储器读出电路及其字线与位线电压配置方法，包括：在对三维存储单元阵列进行读操作时，通过配置模块将所述三维存储单元阵列中的所有位线置为读不选择位线电压，将所述三维存储单元阵列中的所有字线置为读不选择字线电压；待脉冲信号到来后，将要读取的存储单元所在的位线置为读取电压Vread，将要读取的存储单元所在的字线置为0V；其中，所述读不选择位线电压介于Vread/2与Vread之间；所述读不选择字线电压介于Vread/2与Vread之间。本发明降低了位线上半选通单元两端的电压，三维存储器芯片在读操作时功耗变低、速度变快、无全阵列漏电、选中字线上未被选中的存储单元保持半选通。

公开(公告)号：CN103137173B

公开(公告)日：2017-05-24

申请号：CN201210507899.7

申请日：2012-12-03

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  姜荣珉 ,  李贤珠

IPC: G11C5/02 ,  G11C8/08 ,  G11C8/14

CPC classification number: G11C8/10 ,  G11C8/08 ,  G11C11/16 ,  G11C11/1653 ,  G11C11/1659

Abstract: 本发明提供了高密度半导体存储器件。该器件可以包括：单元阵列区，包括下结构、上结构和选择结构，该选择结构插置在下结构与上结构之间并且包括多个字线；以及解码电路，用于控制施加到字线的电压。该解码电路可以配置为响应于输入到其的字线地址信息而将第一电压施加到彼此相邻的一对字线并且将不同于第一电压的第二电压施加到剩余的字线。

公开(公告)号：CN103165174B

公开(公告)日：2017-03-01

申请号：CN201210326063.7

申请日：2012-09-05

Applicant: 爱思开海力士有限公司

Inventor： 尹泰植 ,  金东辉

IPC: G11C11/4063

CPC classification number: G11C8/08 ,  G11C5/02 ,  G11C11/4085 ,  G11C11/4097

Abstract: 本发明提供了一种子字线驱动器以及具有子字线驱动器的半导体集成电路器件。所述半导体集成电路器件包括相邻的四个子字线驱动器，所述相邻的四个子字线驱动器被配置成响应于四个主字线的信号而驱动四个子字线，其中，所述相邻的子字线驱动器中的第一和第二子字线驱动器彼此共享一个保持器晶体管，且所述相邻的子字线驱动器中的第三和第四子字线驱动器彼此共享一个保持器晶体管。

公开(公告)号：CN106373601A

公开(公告)日：2017-02-01

申请号：CN201610909545.3

申请日：2016-10-19

Applicant: 成都益睿信科技有限公司

Inventor： 昌越彬 ,  蒋明睿

IPC: G11C5/14 ,  G11C8/08

CPC classification number: G11C5/145 ,  G11C8/08

Abstract: 一种自刷新的脉冲发生器，本发明涉及存储器刷新电路技术领域，解决现有技术存储器相邻字线存在漏电流导致的自刷新失败和脉冲发生器存在稳定性差等技术问题。本发明主要包括脉冲发生单元，包括反相器电路，用于产生具有相对相位差第一脉冲时钟和第二脉冲时钟，接收第一基准时钟；自刷新脉冲输出单元，接收由脉冲发生单元输出的第一脉冲时钟和第二脉冲时钟；反馈计数单元，接收由自刷新脉冲输出单元输出的自刷新脉冲并计数自刷新脉冲；输出控制单元，接收由反馈计数单元输出的计数标记脉冲、接收第二基准时钟，并输出控制脉冲至自刷新脉冲输出单元；所述的自刷新脉冲输出单元通过控制脉冲选择地输出相对的短周期自刷新脉冲。本发明用于自刷新存储器。

公开(公告)号：CN103081092B

公开(公告)日：2016-11-09

申请号：CN201180041742.3

申请日：2011-08-18

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  小山润

IPC: H01L21/8242 ,  G11C11/405 ,  H01L21/8247 ,  H01L27/108 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: G11C14/0018 ,  G11C8/08 ,  G11C11/401 ,  G11C11/403 ,  G11C16/02 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/34 ,  H01L27/1156 ,  H01L27/1225

Abstract: 提供一种能够长时间保持数据的存储器件。存储器件包括存储元件及晶体管，晶体管用作为开关元件，用以控制存储元件中的电荷的供应、存储及释出。晶体管包括用以控制阈值电压的第二栅电极以及普通栅电极。此外，由于晶体管的活性层包含氧化物半导体，因此晶体管的截止状态电流极低。在存储器件中，不通过在高电压下将电荷注入至绝缘膜围绕的浮动栅极，而是通过经由截止状态电流极低的晶体管来控制存储元件的电荷量，来存储数据。

公开(公告)号：CN106024051A

公开(公告)日：2016-10-12

申请号：CN201510731978.X

申请日：2015-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈炎辉 ,  廖宏仁 ,  林志宇 ,  张琮永 ,  吴威震

IPC: G11C8/08

CPC classification number: G11C8/08 ,  G11C11/418

Abstract: 本发明公开了一种包括存储器单元、字线、选择单元和自升压驱动器的电子器件。将存储器单元配置为存储数据。字线连接至存储器单元。选择单元设置在字线的第一端处，并且被配置为传输选择信号，以根据读命令和写命令中的一个来激活字线。自升压驱动器设置在字线的第二端处，并且被配置为根据字线的电压电平和控制信号来对字线的电压电平进行上拉。本发明还提供了一种驱动该电子器件的方法。

公开(公告)号：CN105374391A

公开(公告)日：2016-03-02

申请号：CN201510508282.0

申请日：2015-08-18

Applicant: 新思科技有限公司

Inventor： 苏尔坦·M·西迪基 ,  赛伦德拉·沙拉德 ,  赫曼特·瓦茨 ,  阿米特·哈努娅

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C7/227 ,  G11C8/08 ,  G11C11/418 ,  G11C2207/229

Abstract: 一种用于存储数据的集成电路(10)，包括：存储器单元阵列(100)，所述存储器单元阵列(100)包括具有静态随机存取存储器架构的多个位单元(BC1，…，BCn)，多个位单元包括所述位单元中的第一位单元和第二位单元(BC1，BC2)。第一位单元和第二位单元(BC1，BC2)耦接至公共字线(WL_TOP)并且布置在存储器单元阵列(100)的不同列(C1，C2)中。在对第一位单元(BC1)的写入访问期间，第一位单元(BC1)经受写入操作，而第二位单元(BC2)是经受伪读取操作的半选中位单元。集成电路(10)使用两阶段写入方案来提高低操作电压环境下的写入能力。