-
公开(公告)号：CN102957412B
公开(公告)日：2017-08-01
申请号：CN201210204385.4
申请日：2012-06-20
Applicant: 爱思开海力士有限公司
IPC: H03K19/00
Abstract: 本发明公开了一种半导体装置。所述装置包括传输控制单元，所述传输控制单元被配置成响应于所接收的具有第一脉冲宽度的脉冲信号而产生具有比第一脉冲宽度大的第二脉冲宽度的传输控制信号和具有比第二脉冲宽度大的第三脉冲宽度的同步控制信号。所述装置还包括接收控制单元，所述接收控制单元被配置成响应于同步控制信号而产生接收控制信号。
-
公开(公告)号：CN105513646A
公开(公告)日：2016-04-20
申请号：CN201510543235.X
申请日：2015-08-28
Applicant: 爱思开海力士有限公司
Inventor： 尹泰植
IPC: G11C29/44
Abstract: 修复电路包括正常解码器，适用于响应于第一控制信号而解码输入地址的部分输入地址；比较单元，适用于响应于第二控制信号而比较所述部分输入地址与修复地址的部分修复地址，并当所述部分输入地址与所述部分修复地址彼此对应时，比较单元产生列修复信号；以及冗余解码器，适用于响应于列修复信号而解码所述修复地址。
-
公开(公告)号：CN103178865A
公开(公告)日：2013-06-26
申请号：CN201210563385.3
申请日：2012-12-21
Applicant: 爱思开海力士有限公司
IPC: H04B1/38
CPC classification number: H04B3/36
Abstract: 本发明提供一种信号传输/接收系统包括：传输线；信号传输电路，所述信号传输电路被配置成产生传递信号并经由传输线来传送所述传递信号，其中每当脉冲信号输入信号传输电路时，传递信号的逻辑值就改变；以及信号接收电路，所述信号接收电路被配置成经由传输线来接收所述传递信号且使用所述传递信号和通过将所述传递信号延迟而获得的延迟的传递信号来产生恢复信号。
-
公开(公告)号：CN103165174A
公开(公告)日：2013-06-19
申请号：CN201210326063.7
申请日：2012-09-05
Applicant: 爱思开海力士有限公司
IPC: G11C11/4063
CPC classification number: G11C8/08 , G11C5/02 , G11C11/4085 , G11C11/4097
Abstract: 本发明提供了一种子字线驱动器以及具有子字线驱动器的半导体集成电路器件。所述半导体集成电路器件包括相邻的四个子字线驱动器，所述相邻的四个子字线驱动器被配置成响应于四个主字线的信号而驱动四个子字线，其中，所述相邻的子字线驱动器中的第一和第二子字线驱动器彼此共享一个保持器晶体管，且所述相邻的子字线驱动器中的第三和第四子字线驱动器彼此共享一个保持器晶体管。
-
公开(公告)号：CN102957412A
公开(公告)日：2013-03-06
申请号：CN201210204385.4
申请日：2012-06-20
Applicant: 爱思开海力士有限公司
IPC: H03K19/00
Abstract: 本发明公开了一种半导体装置。所述装置包括传输控制单元，所述传输控制单元被配置成响应于所接收的具有第一脉冲宽度的脉冲信号而产生具有比第一脉冲宽度大的第二脉冲宽度的传输控制信号和具有比第二脉冲宽度大的第三脉冲宽度的同步控制信号。所述装置还包括接收控制单元，所述接收控制单元被配置成响应于同步控制信号而产生接收控制信号。
-
Patent Agency Ranking
公开(公告)号：CN111292789B
公开(公告)日：2023-09-26
申请号：CN201911233488.1
申请日：2019-12-05
Applicant: 爱思开海力士有限公司
IPC: G11C16/08
Abstract: 提供一种半导体器件及其操作方法。半导体存储器件包括：多个存储体，每个存储体包括多个单元区块和由相邻的单元区块共享的多个感测放大器；以及存储体控制电路，其适用于将根据包括存储体信息的刷新命令而选择的存储体的特定单元区块的正常字线激活，并且在预设延迟时间之后根据目标刷新命令而将不与所述特定单元区块共享感测放大器的单元区块的目标字线激活。
-
公开(公告)号：CN105045158A
公开(公告)日：2015-11-11
申请号：CN201410810867.3
申请日：2014-12-23
Applicant: 爱思开海力士有限公司
IPC: G05B19/042
CPC classification number: H01L23/481 , G01R31/318513 , H01L22/22 , H01L22/34 , H01L2924/0002 , H01L2924/00 , G05B19/042
Abstract: 一种半导体器件可以包括：多个输出路径，其分别包括多个穿通硅通孔(TSV)，并且适于传送测试确认信息；信息提供器，其适于将测试确认信息提供至多个TSV；以及输出控制器，其适于选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径。
-
公开(公告)号：CN109872763B
公开(公告)日：2023-06-23
申请号：CN201811108029.6
申请日：2018-09-21
Applicant: 爱思开海力士有限公司
Abstract: 本发明提供一种用于提高存储器可靠性的存储系统及其存储器管理方法，其中存储系统包括第一存储器和第二存储器，每个存储器都被配置为储存数据。存储系统还包括可操作地连接到第一存储器和第二存储器的测试和修复电路。测试和修复电路被配置为接收测试启动信号，并且响应于接收到测试启动信号来对第一存储器和第二存储器中的至少一个执行测试操作。测试和修复电路还被配置为基于测试操作的结果来对第一存储器和第二存储器中的至少一个执行修复操作。
-
公开(公告)号：CN107086046B
公开(公告)日：2021-03-16
申请号：CN201610862651.0
申请日：2016-09-28
Applicant: 爱思开海力士有限公司
Abstract: 存储器件可以包括：包括多个对应的第一输入端子的多个第一感测放大器、包括多个对应的第二输入端子的多个第二感测放大器，多个第一感测放大器和第二感测放大器适用于将经由相应的多个第一输入端子和多个第二输入端子而接收到的数据放大，以及将放大的数据输出，所述放大的数据包括由多个第一感测放大器输出的第一数据和第二数据以及由多个第二感测放大器输出的第三数据和第四数据；多个第一管道锁存器，适用于以特定间隔来锁存和输出第一数据和第二数据；多个第二管道锁存器，适用于以特定间隔来锁存和输出第三数据和第四数据；以及输入/输出线，耦接到多个第一管道锁存器和多个第二管道锁存器，适用于输出第一、第二、第三和第四数据。
-
公开(公告)号：CN105045158B
公开(公告)日：2019-04-02
申请号：CN201410810867.3
申请日：2014-12-23
Applicant: 爱思开海力士有限公司
IPC: G05B19/042
Abstract: 一种半导体器件可以包括：多个输出路径，其分别包括多个穿通硅通孔(TSV)，并且适于传送测试确认信息；信息提供器，其适于将测试确认信息提供至多个TSV；以及输出控制器，其适于选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
