公开(公告)号：CN105374391A

公开(公告)日：2016-03-02

申请号：CN201510508282.0

申请日：2015-08-18

Applicant: 新思科技有限公司

Inventor： 苏尔坦·M·西迪基 ,  赛伦德拉·沙拉德 ,  赫曼特·瓦茨 ,  阿米特·哈努娅

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C7/227 ,  G11C8/08 ,  G11C11/418 ,  G11C2207/229

Abstract: 一种用于存储数据的集成电路(10)，包括：存储器单元阵列(100)，所述存储器单元阵列(100)包括具有静态随机存取存储器架构的多个位单元(BC1，…，BCn)，多个位单元包括所述位单元中的第一位单元和第二位单元(BC1，BC2)。第一位单元和第二位单元(BC1，BC2)耦接至公共字线(WL_TOP)并且布置在存储器单元阵列(100)的不同列(C1，C2)中。在对第一位单元(BC1)的写入访问期间，第一位单元(BC1)经受写入操作，而第二位单元(BC2)是经受伪读取操作的半选中位单元。集成电路(10)使用两阶段写入方案来提高低操作电压环境下的写入能力。

公开(公告)号：CN105374391B

公开(公告)日：2021-04-20

申请号：CN201510508282.0

申请日：2015-08-18

Applicant: 新思科技有限公司

Inventor： 苏尔坦·M·西迪基 ,  赛伦德拉·沙拉德 ,  赫曼特·瓦茨 ,  阿米特·哈努娅

IPC: G11C11/413

Abstract: 一种用于存储数据的集成电路(10)，包括：存储器单元阵列(100)，所述存储器单元阵列(100)包括具有静态随机存取存储器架构的多个位单元(BC1，…，BCn)，多个位单元包括所述位单元中的第一位单元和第二位单元(BC1，BC2)。第一位单元和第二位单元(BC1，BC2)耦接至公共字线(WL_TOP)并且布置在存储器单元阵列(100)的不同列(C1，C2)中。在对第一位单元(BC1)的写入访问期间，第一位单元(BC1)经受写入操作，而第二位单元(BC2)是经受伪读取操作的半选中位单元。集成电路(10)使用两阶段写入方案来提高低操作电压环境下的写入能力。