-
公开(公告)号：CN119847046A
公开(公告)日：2025-04-18
申请号：CN202510004215.9
申请日：2025-01-02
Applicant: 西安微电子技术研究所
IPC: G05B19/042
Abstract: 本发明公开了一种发动机控制SIP模块及工作方法，包括集成在模块中的主控DSP、辅控DSP、模拟输入模块和旋变激励/解码模块，并设置相应的对外接口，利用SIP技术实现发动机控制和电机控制功能，提高了系统集成水平，实现了发动机综合控制器的小型化、模块化；降低了发动机控制系统的设计复杂度，提高了发动机控制系统的可靠性，主控DSP通过对接受上位机指令和采集的发动机状态信息进行比对生成控制指令，辅控DSP接受控制指令并与采集到的电机状态信息进行比对，生成调节指令并通过PWM输出接口输出，实现了对发动机和电机的控制，具有连续监控并控制发动机正常运转的功能。
-
公开(公告)号：CN113946535B
公开(公告)日：2023-09-19
申请号：CN202111275681.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种总线的宏节拍和周期生成方法，本发明能够生成FlexRay总线中基础的时间uT、MT和时钟周期，并将rate修正值和offset修正值应用到周期长度的修正之中，为FlexRay总线数据的接收和发送提供了时间依据。本发明针对FlexRay总线中的主导冷启动节点和非主导冷启动节点，均可以生成总线的uT、MT和周期，增强了应用的广泛性；本发明针对单通道和双通道，均可以产生uT、MT和周期；本发明将周期分为奇数周期和偶数周期，将rate修正值应用于全周期中；将offset修正值应用于奇数周期中，有效解决了系统纠正值的应用问题。
-
公开(公告)号：CN113992472A
公开(公告)日：2022-01-28
申请号：CN202111275674.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L12/40
Abstract: 本发明公开了一种FlexRay总线IP核的工作方法及系统，本发明通过设置时钟复位模块、寄存器配置模块、宏节拍模块、偏差测量模块、纠正值计算模块、协议控制模块、接收控制模块、发送控制模块和存储控制模块，实现了FlexRay总线的寄存器配置，实现了宏节拍控制和周期控制，实现了对传输偏差值的测量，实现了对纠偏值的计算；实现了总线的协议控制，并实现了数据的发送和接收，并且本发明能够应用到FPGA中，也可以应用到专用ASIC电路中。
-
公开(公告)号：CN112036117A
公开(公告)日：2020-12-04
申请号：CN202010889797.0
申请日：2020-08-28
Applicant: 西安微电子技术研究所
IPC: G06F30/398 , G06F11/10
Abstract: 本发明公开了一种适用于多种位宽并行输入数据的CRC校验控制系统，AHB接口单元实现对AHB访问协议的解析；CRC计算单元对数据源进行CRC计算后，将CRC值进行输出；CRC预置值单元用于和CRC计算的结果进行比较；比较单元实现对校验值和预置值进行比对；计数单元实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元实现控制系统对外中断的产生。通过采用基于校验数据源选择最佳计算多项式的机制、数据并行校验机制以及中断控制处理机制等，实现对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制系统工作的可靠性，解决了嵌入系统、SoC系统内数据可靠性问题。
-
公开(公告)号：CN110059036A
公开(公告)日：2019-07-26
申请号：CN201910299083.1
申请日：2019-04-15
Applicant: 西安微电子技术研究所
IPC: G06F13/16
Abstract: 本发明公开了一种存储体内部多异步接口访问控制装置及方法，包括端口自采样单元、同步处理单元、逻辑控制单元以及数据控制单元；端口自采样单元一端与多异步接口连接，另一端依次连接同步处理单元、逻辑控制单元、存储体以及数据控制单元，数据控制单元与多异步接口连接；逻辑控制单元包括译码转换逻辑单元和接口选择单元，译码转换逻辑单元的输入端和接口选择单元的第一输入端均连接同步处理单元，译码转换逻辑单元的输出端连接接口选择单元的第二输入端，接口选择单元的输出端连接存储体。可实现对多个功能、时序各异的异步接口进行精准高效控制，提升系统的扩展性和通用性。同时，本发明结构简单，控制灵活高效，易于移植扩展。
-
Patent Agency Ranking
公开(公告)号：CN119618413A
公开(公告)日：2025-03-14
申请号：CN202411892716.7
申请日：2024-12-20
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种自适应多路温度采集系统及方法，包括微处理器和与微处理器连接的多路结构相同的信号采集电路，各信号采集电路均包括顺次连接的自适应电路、调理电路和ADC芯片，本发明采用自适应温度传感器设计，每个模块都能够完成相应的信号调理、采集、处理，降低了维修成本，提高了系统的维修性和保障性；降低了发动机信号采集系统的设计复杂度，提高了可靠性；对于铂电阻和热电偶的识别通过接通、断开激励电流时的采集结果来判定。对于不同的铂电阻类型的识别通过输出激励电流时的采集结果判定，识别后的温度传感器类型结果在内部寄存器中进行设置，通过不同位表示不同温度传感器类型，能够同时对多路温度传感器进行判别。
-
公开(公告)号：CN114666179B
公开(公告)日：2023-06-27
申请号：CN202111275675.3
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种FlexRay总线纠偏值的计算方法，本发明能够对通道A、通道B以及通道A、B三种情况下的偏差值进行处理，计算该偏差值的rate纠偏值和offset纠偏值，并且均对计算进行了修正；本发明采用一种简单的方法，并结合递归的方法实现了容错中值算法；本发明的方法可以用于FPGA或者ASIC电路中。
-
公开(公告)号：CN112036117B
公开(公告)日：2023-06-20
申请号：CN202010889797.0
申请日：2020-08-28
Applicant: 西安微电子技术研究所
IPC: G06F30/398 , G06F11/10
Abstract: 本发明公开了一种适用于多种位宽并行输入数据的CRC校验控制系统，AHB接口单元实现对AHB访问协议的解析；CRC计算单元对数据源进行CRC计算后，将CRC值进行输出；CRC预置值单元用于和CRC计算的结果进行比较；比较单元实现对校验值和预置值进行比对；计数单元实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元实现控制系统对外中断的产生。通过采用基于校验数据源选择最佳计算多项式的机制、数据并行校验机制以及中断控制处理机制等，实现对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制系统工作的可靠性，解决了嵌入系统、SoC系统内数据可靠性问题。
-
公开(公告)号：CN114528146A
公开(公告)日：2022-05-24
申请号：CN202210143098.0
申请日：2022-02-16
Applicant: 西安微电子技术研究所
IPC: G06F11/10
Abstract: 本发明提供一种总线数据解码及存储的结构和方法，包括如下模块：总线滤波模块、总线采样模块、数据解码模块、数据采集模块、数据校验模块和数据存储模块；总线滤波模块用于对输入的接收总线RX进行滤波；总线采样模块用于对滤波后的总线进行采样；数据解码模块用于对采样模块输出的信号进行解码；数据采集模块用于对总线采样模块输出的信号进行数据采集，按8位输出数据；数据校验模块用于对数据进行校验；数据存储模块用于对数据进行存储。解决了FlexRay总线接收过程中的数据解码、数据采样和数据校验问题。
-
公开(公告)号：CN110059036B
公开(公告)日：2022-04-26
申请号：CN201910299083.1
申请日：2019-04-15
Applicant: 西安微电子技术研究所
IPC: G06F13/16
Abstract: 本发明公开了一种存储体内部多异步接口访问控制装置及方法，包括端口自采样单元、同步处理单元、逻辑控制单元以及数据控制单元；端口自采样单元一端与多异步接口连接，另一端依次连接同步处理单元、逻辑控制单元、存储体以及数据控制单元，数据控制单元与多异步接口连接；逻辑控制单元包括译码转换逻辑单元和接口选择单元，译码转换逻辑单元的输入端和接口选择单元的第一输入端均连接同步处理单元，译码转换逻辑单元的输出端连接接口选择单元的第二输入端，接口选择单元的输出端连接存储体。可实现对多个功能、时序各异的异步接口进行精准高效控制，提升系统的扩展性和通用性。同时，本发明结构简单，控制灵活高效，易于移植扩展。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.036 seconds)
